您的位置: 专家智库 > >

董培良

作品数:6 被引量:29H指数:3
供职机构:复旦大学信息科学与工程学院电子工程系更多>>
发文基金:国家农业综合开发高新科技示范项目更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 5篇期刊文章
  • 1篇学位论文

领域

  • 5篇电子电信
  • 2篇自动化与计算...

主题

  • 2篇硬件
  • 2篇硬件实现
  • 2篇可重构
  • 2篇可重构系统
  • 1篇单片
  • 1篇单片机
  • 1篇电路
  • 1篇信号
  • 1篇信号处理
  • 1篇信号处理器
  • 1篇硬件描述语言
  • 1篇阵列
  • 1篇软硬件
  • 1篇软硬件实现
  • 1篇数字信号
  • 1篇数字信号处理
  • 1篇数字信号处理...
  • 1篇图像
  • 1篇图像编码
  • 1篇图像内容

机构

  • 6篇复旦大学

作者

  • 6篇董培良
  • 3篇洪志良
  • 3篇俞承芳
  • 2篇廖天康
  • 2篇俞日龙
  • 2篇刘峰
  • 1篇周荣政
  • 1篇鞠伟成

传媒

  • 2篇复旦学报(自...
  • 1篇半导体技术
  • 1篇小型微型计算...
  • 1篇集成电路应用

年份

  • 1篇2004
  • 4篇2002
  • 1篇2001
6 条 记 录,以下是 1-6
排序方式:
一种快速霍夫曼解码算法及其软硬件实现被引量:17
2002年
由于霍夫曼算法产生的码字长度不固定 ,使得霍夫曼解码过程的效率较低 .为克服这一缺点 ,提出了一种新的解码算法 ,使占码流中大部分的短码字能迅速解码 ,从而提高整体的运行效率 .该算法分别在软件 (TI公司的TMS32 0C5 4x系列DSP的汇编程序 )和硬件 (JPEG图像解压电路中的霍夫曼解码模块 )上实现 .通过测试表明 ,在增加了为数不多的资源情况下 ,此解码算法比传统方法大大提高了执行效率 .
董培良俞日龙廖天康俞承芳刘峰洪志良
关键词:解码数字信号处理器JPEG硬件
一种可重构处理器的设计被引量:8
2004年
以主流FPGA为平台设计了一个可重构处理器.该处理器在与现有处理器内核全兼容的基础上,把指令总线和数据总线作为可重构部件的扩展接口,具有简单可靠的部件指令扩展规则、数据通讯方式和部件识别机制.重构操作的工作方式、数据保护机制也在设计中被充分考虑.
董培良俞承芳
关键词:可重构处理器可重构系统现场可编程门阵列
边界增强算法的硬件实现被引量:1
2001年
通过对应用于图象处理的边界增强算法的研究,结合目前世界上流行的硬件描述语言VerilogHDL的设计,将边界增强算法用硬件电路模块的形式来实现。此硬件电路采用流水线结构,关键运算部件采用复用形式,以提高系统处理效率。
俞日龙董培良俞承芳周荣政洪志良
关键词:图象处理FPGA硬件描述语言
可重构系统的研究与应用
该文的主要工作是研究在基于现有的可编程逻辑器件和EDA软件的条件下,简洁,高效,低成本的可重构系统实现方法,探求可重构系统投入实际应用的可能性.该文首先以Xilinx公司的SpartanII系列FPGA为核心器件设计了一...
董培良
关键词:可重构系统PIC单片机FIR滤波器
文献传递
基于输入图像内容的比特率控制被引量:3
2002年
在静止图像的压缩中 ,为得到固定大小的码流文件 ,有必要根据输入图像的特点 ,自适应地控制量化器的参数 ,从而控制输出压缩图像的比特率 .JPEG标准未给出比特率控制方法 ,而一些传统的比特率控制方法为专用的压缩解压缩系统设计 ,并不适用在于开放的基于交换格式的 JPEG压缩系统 .本文提出一种和 JPEG标准完全兼容的比特率控制算法 ,按照输入图像的活动性 ,计算相应的压缩质量因子 ,自适应地为每个 8× 8的块分配比特数 ,并且在熵编码时调整各块的比特数 ,适时启动块截除 ,保证压缩文件的大小不超过预先给定值 .本算法适用于存储容量有限的静止图像压缩的场合 。
廖天康刘峰董培良洪志良
关键词:自适应比特率控制比特分配图像压缩图像编码
一种新型VLSI结构:多时钟驱动系统
2002年
一种新的VLSI电路设计异步解决方案。作为结构的控制中心,时钟发生器产生一系列的时钟信号去分别地驱动整个系统的各种部分。这种结构具有以下几个优点:时钟信号的低扇出,低功耗以及面对不同延时的灵活性,此结构的应用也将在本文中介绍。
董培良鞠伟成
关键词:VLSI集成电路
共1页<1>
聚类工具0