王国裕
- 作品数：74 被引量：65H指数：5
- 供职机构：重庆邮电大学更多>>
- 发文基金：国家自然科学基金重庆市教育委员会科学技术研究项目重庆市科委基金更多>>
- 相关领域：电子电信自动化与计算机技术理学机械工程更多>>
- DMB视频的方块效应分析与改善算法设计
- 2017年
- 针对数字多媒体广播(Digital Multimedia Broadcasting,DMB)在传输较高分辨率视频时方块效应明显的问题,分析了方块效应的产生机理,并通过优化DCT系数和调整量化过程,使得视频主观质量得到显著改善。在512 kbit/s的DMB广播信道中,实现了640×480分辨率视频的流畅传输,是DMB标准视频分辨率的4倍。
- 张红升徐贺王国裕朱仁义潘超
- 关键词：数字多媒体广播视频编码视频质量
- 基于ID200的便携式DAB接收机的设计和实现被引量：7
- 2010年
- 设计并实现了一款基于ID200的便携式数字广播接收机,详细介绍了系统的软硬件设计方案。该接收机能够实现对BandⅢ和L-Band的DAB/T-DMB信号的接收和解码。经测试,灵敏度和功耗等性能指标都达到了国际先进水平,具有良好的实用价值和市场前景。
- 陆明莹张贤斌王国裕张红升
- 关键词：数字声音广播灵敏度功耗
- 低功耗便携式数字音频广播收音机中AAC LC解码器的设计优化被引量：5
- 2011年
- 针对目前数字音频广播(DAB)收音机中DSP软件AAC+解码器功耗大的问题,该文提出了低功耗AAC LC解码器的ASIC设计,以极低的硬件代价完成了最基本的DAB+节目解码,加入DAB解码芯片后巧妙地实现了DAB+和DAB两种不同标准的兼容。该文设计优化了反量化与IMDCT算法,使用了分时工作法,从而实现了低功耗。该设计的系统时钟为16.384 MHz,采用0.18μm CMOS工艺,功耗约为6.5 mW,并与DAB信道解码结合,通过了FPGA开发板上的实时验证,且完成了芯片的版图设计,芯片面积为14 mm2。
- 陆明莹张丽丽王国裕张红升李良威
- 关键词：ASIC设计FPGA验证
- VHF波段DMB微型移频直放站
- 本发明涉及一种VHF波段DMB微型移频直放站，属于移动通信技术领域。该移频直放站由信号输入接口、滤波器、锁相环、恒温晶振、微控制器、混频器和放大器组成；信号输入接口直接或通过耦合器连接DMB发射机或连接DMB接收天线；滤...
- 王国裕李春阳张红升杨潇
- 文献传递
- 基于多描述编码的DMB视频推送方法
- 本发明涉及一种基于多描述编码的DMB视频推送方法，属于DMB视频推送领域，包括以下步骤：S1：将源视频分解成一个低质量视频的描述和一个高质量视频的描述，并压缩打包；S2：采用高低质量视频交替推送的方式将步骤S1中处理后的...
- 张红升陈涛刘禹王国裕
- 文献传递
- 基于人眼感兴趣区域的H.265样点自适应补偿方法
- 本发明涉及基于人眼感兴趣区域的H.265样点自适应补偿方法，属于视频编码领域。在时间域上，通过H.265编码中的运动矢量的强度判断人眼感兴趣区域；在空间域上，通过H.265的编码单元划分深度判断人眼感兴趣区域。属于人眼感...
- 张红升邓宇静王国裕
- 文献传递
- 一种多功能DAB接收终端设计
- 2013年
- 本文根据数字广播(DAB:DigitalAudioBroadcasting)标准,设计了一款多功能数字广播接收终端,并完成了硬件设计和嵌入式程序设计,成功实现了远程控制、多接口集成、终端识别、信息屏蔽、信息发射源识别等功能。
- 王国裕陈永飞张红升
- 关键词：DAB
- 基于StarRFT500的DMB数字广播接收机的设计被引量：3
- 2009年
- 通过分析基于StarRFT500为核心芯片的数字广播接收机的硬件结构,介绍了各个硬件组成模块的功能,着重论述了基于StarRFT500芯片RF模块的设计。该接收机具有低成本,灵敏度高的优点,适合产业化推广。
- 王国裕严峥张红升
- 关键词：数字音频广播硬件结构
- 一种智能手机接收DAB预警信息的方法
- 本发明属于灾害预警技术领域，公开了一种智能手机接收DAB预警信息的方法，所述智能手机接收DAB预警信息的方法包括：将Dongle式的DAB接收插件通过USB接口与手机相连；通过自带APP的DAB插件中、或从网络上下载获取...
- 张红升刘禹朱仁义王国裕蒙艺杰晏军陶婷婷李富锐胡耀月闫来肖发文贺光瑞
- 文献传递
- AAC解码中感知噪声替代算法的研究和实现
- 2013年
- 针对先进间频解码(advanced audio coding,AAC)中感知噪声替代(perceptual noise substitution,PNS)模块运算量大、不易硬件实现的问题,利用线性反馈移位产生伪随机序列模拟知觉噪声,并利用分段查表的方法对噪声进行整形,从而简化了PNS的解码算法。电路设计上,采用与AAC解码器复用RAM和运算模块的方法,以降低硬件资源消耗。设计结果表明,通过了现场可编程门阵列(field-programmable gate array,FPGA)验证并完成流片,芯片采用0.18μm CMOS工艺,PNS解码耗用1 528个逻辑门,整个AAC(含PNS)解码器功耗为8.5 mW,保持了原有设计低功耗的特点。
- 王国裕郭光宇陆明莹张红升蒋涛
- 关键词：FPGA验证芯片设计
