您的位置： 专家智库 > >

李跃华

作品数：9 被引量：9H指数：2
供职机构：中国人民解放军空军雷达学院三系更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 9篇中文期刊文章

领域

  • 7篇电子电信
  • 3篇自动化与计算...

主题

  • 5篇FPGA
  • 3篇编程
  • 2篇阵列
  • 2篇现场可编程
  • 2篇现场可编程门...
  • 2篇逻辑器件
  • 2篇门阵列
  • 2篇可编程门阵列
  • 1篇电子学
  • 1篇动态可重构
  • 1篇多线程
  • 1篇信号
  • 1篇信号模拟
  • 1篇容错
  • 1篇设计方法
  • 1篇锁相
  • 1篇锁相环
  • 1篇通信
  • 1篇通信编程
  • 1篇通信控制

机构

  • 9篇中国人民解放...

作者

  • 9篇李跃华
  • 3篇蓝江桥
  • 3篇肖松
  • 3篇张金林
  • 2篇高玉良
  • 2篇左治方
  • 1篇吴志文
  • 1篇韩振铎
  • 1篇张锐
  • 1篇李鸿
  • 1篇杨振强
  • 1篇秦振杰
  • 1篇胡方

传媒

  • 3篇空军雷达学院...
  • 2篇电气电子教学...
  • 1篇微电子学与计...
  • 1篇今日电子
  • 1篇电子器件
  • 1篇电子设计工程

年份

  • 2篇2011
  • 1篇2010
  • 3篇2009
  • 1篇2001
  • 1篇1999
  • 1篇1998
共 9 条 记 录，以下是 1-9
全选 清除 导出
排序方式：
空天信息系统的容错设计与实现
2011年
为了提高SRAM型FPGA在空天信息系统应用中的可靠性,提出了一种基于FPGA局部动态可重构的容错系统设计方法。通过深入分析FPGA在空天信息系统应用中的故障机理,比较了当前应用较为广泛的抗空间辐射容错方法,结合FPGA局部动态可重构技术的优点和Virtex-5器件的结构特点,实现了XC5VLX50T-1FF1136芯片局部动态重构的容错系统设计。实验结果表明,该方法不仅能够大大节省硬件资源的开销,还能有效降低SRAM型FPGA因空间辐射而发生故障的可能性。
肖松李跃华张金林
关键词：空间环境FPGA动态可重构容错
PBL教学模式在电子学教学改革中的探索与实践
2009年
以问题为本的学习是一种新型教学模式，起源于医学教育领域，受到教育界的广泛重视。通过分析以问题为本的学习的基本过程及其理论基础，探讨了其在工科教学中的应用基础，对工科教学改革的促进作用以及在应用中遇到的问题，提出了适用于工科教学的三种新模式。
胡方李跃华韩振铎秦振杰
关键词：教学模式工科教学教学改革
一种计算机可控的脉冲波形产生组件设计方法
2009年
针对战场电磁环境中模拟不同信号时脉冲波形实时控制困难的问题,运用片上可编程系统的组件设计思想和方法,实现了一种可由计算机控制的脉冲波形产生组件.仿真结果表明,该组件可直接在片上可编程系统设计中使用,且可以通过计算机对其进行编程以输出多种类型的脉冲,为雷达信号模拟和信号分选算法的验证提供了平台。
左治方李跃华高玉良
关键词：信号模拟脉冲调制片上可编程系统
多线程串行通信控制软件的实现被引量：2
2001年
针对目前广泛采用的ＰＣ与开发板之间的通信原理，研究了３２位 Ｗｉｎｄｏｗｓ环境下的通信编程技术，给出了其软件实现方法。结果表明：该技术是切实可行的，可获得良好的性能。
李鸿李跃华蓝江桥
关键词：多线程串行通信控制WINDOWS环境通信编程开发板通信原理
浅谈FPGA设计中的资源利用被引量：4
1998年
本文根据Ｘｉｌｉｎｘ公司３０００系列的结构特点，探讨设计时如何利用ＣＬＢ的组合逻辑、触发器和时钟等资源，并举例说明。
吴志文蓝江桥李跃华
关键词：可编程逻辑器件FPGA资源制作
基于FPGA的提高延时精度和范围的方法被引量：1
2009年
为了提高延时的精度和范围，解决两者之间的矛盾，本文提出了一种利用不同时钟之间的相位关系提高延时精度的方法。该方法首先利用FPGA中锁相环将同一参考时钟进行移相形成具有不同相位信息的一组时钟，然后将这些具有不同相位关系的时钟作为一种特殊的Gray码计数器的输入来实现延时的精细计数，然后通过采用粗延时和精延时相结合的方法增加了延时的范围。本文最后用FPGA对该方法进行了实现，实验结果表明该方法具有在时钟频率一定的前提下，有效提高延时精度和范围的特点，有效的解决了延时精度和范围的矛盾。
左治方李跃华高玉良杨振强
关键词：锁相环相移FPGA
一种DPR中总线宏的设计方法被引量：1
2011年
针对传统的实现FPGA局部动态可重构中总线宏的设计方法比较复杂的问题,提出了一种Virtex-5 FPGA局部动态重构中基于Slice的总线宏的简易设计方法。在介绍总线宏基本原理的基础上,分析传统设计方法的复杂性,结合Virtex-5芯片的结构特点,以Xilinx的ISE9.1i和PlanAhead9.2.7开发软件为依托,通过宏文件获取、模块例化和连线以及放置总线宏来实现总线宏的设计。实验和仿真结果表明,该方法简单易行、灵活性强,能够工程化应用于Virtex-5 FPGA的局部动态重构设计中。
肖松李跃华张金林
关键词：总线宏现场可编程门阵列
基于EAPR的FPGA局部动态重构实现被引量：1
2010年
针对数字逻辑系统规模扩大出现的单片电路资源利用率下降的问题,提出了一种基于EAPR的FPGA局部动态重构实现方法.该方法结合EAPR设计思想和Virtex-5芯片的特点,通过ISE软件进行模块设计和PlanAhead软件的重构实现,完成了XC5VLX50T(1FF1136)芯片的局部动态重构.仿真和实验结果表明:该方法需下载的文件大小仅为普通方法的21.9%;能实现对芯片内部资源的有效管理和合理利用,为实际工程中利用有限的资源实现更大规模的逻辑设计提供参考.
肖松李跃华张金林
关键词：现场可编程门阵列
利用Foundation Series 1.4实现大型逻辑系统
1999年
1.引言 Foundation Series 1.4是Xilinx公司1998年推出的用于FPGA和EPLD器件的开发工具软件。它支持Xilinx公司生产的XC3000A/L、XC3100A/L、XC4000E/L/EX/XL/XV、XC5200、Spartan和XC9500系列器件。该软件克服了以往FPGA开发系统软件的各种缺点,具有原理图、HDL语言和状态图三种输入工具。
张锐李跃华蓝江桥
关键词：逻辑系统FPGAEPLD逻辑器件
全选 清除 导出
共1页<1>
聚类工具0