周轶男
- 作品数：14 被引量：37H指数：4
- 供职机构：江南计算技术研究所更多>>
- 相关领域：自动化与计算机技术电子电信经济管理更多>>
- 基于FPGA的高速IPSec协议实现技术研究
- 随着国际互联网络的迅猛发展，网络应用的不断丰富，Intenret已经从最初以学术交流为目的而演变为商业行为，网络安全性需求日益增加，高速网络安全保密成为关注的焦点，在安全得到保障的情况下，为了满足网速无限制的追求，高速网...
- 周轶男
- 关键词：IPSEC可编程门阵列千兆网防火墙安全网关
- 文献传递
- 基于Spartan-6的16路高速串行传输的设计与实现被引量：7
- 2011年
- 高速串行传输的设计是FPGA设计的一个重要方面。在串行传输的设计中摒弃了采用FPGA内部逻辑资源实现从而限制了串并转换速度的传统设计方法,SelectIO^(TM)接口技术给FPGA实现高速串行传输提供了良好的舞台,本文详细阐述了1:8 DDR模式下16路高速串行传输的实现,并通过了16路高速串行传输达到12.8Gbit/s传输速率的板级试验。
- 李明周轶男李霞
- 关键词：低电压差分信号现场可编程门阵列
- 基于Verilog语言的I2C总线设计和实现被引量：2
- 2014年
- I2C总线是一个通用的低成本串行两线式总线接口,本文采用verilog语言实现了I2C控制器逻辑,并在操控数字温度传感器TMP75芯片上得到了正确性验证。
- 周轶男李明李霞
- 关键词：VERILOGI^2C总线数字温度传感器
- 基于MPC834x的UPM模式的驱动开发
- 2008年
- 以MPC8343为硬件平台,结合MPC8343的中断处理和UPM传输机制,设计了一种MPC8343和FPGA之间的通信速率达1Gbps的数据传输接口。本文详细介绍了MPC8343的DMA控制器和UPM机制,以及相应驱动的设计。
- 周轶男陈晓畋蔡立彬
- 关键词：嵌入式LINUX直接存储器存取驱动程序
- 基于Virtex-5的PCI-Express总线接口设计和实现
- 2011年
- 本文描述了第三代通用I/O总线PCI-Express产生的背景,分析了PCI-Express总线的主要特点及体系结构。同时描述了在Xilinx公司的Virtex5系列的XC5VLX50T FPGA芯片上实现PCI-Express x4总线的设计并进行的相应传输速率的测试。
- 周轶男李晓祯李明
- 关键词：现场可编程门阵列
- 基于MPC8548嵌入式系统PCI-Express设备驱动开发被引量：5
- 2011年
- 本文简述了PCI-Express的基本概念,并基于MPC8548CDS-1tib开发包,介绍了PCI-Express设备驱动开发的详细过程。
- 李明李霞周轶男
- 基于高性能FPGA芯片的千兆网IPSec协议模块被引量：2
- 2005年
- 当前,Internet的应用已经从最初的学术交流目的越来越多地演变为商业行为,其安全性需求日益增加。IPSec协议被广泛地应用于防火墙和安全网关中,但对IPSec协议的处理会大大增加网关的负载,成为千兆网实现的瓶颈。该文提出了一种基于高性能FPGA实现千兆IPSec协议的设计构想,并通过模拟试验证实了该设计方案的可行性和正确性,为进一步的物理实现奠定了基础。
- 周轶男李曦
- 关键词：IPSEC协议可编程门阵列千兆网
- 基于NPU架构的VPN防火墙硬件结构模型被引量：1
- 2006年
- 随着光纤网络的快速发展,网络速度的瓶颈并不在于传输系统,而依赖于数据报的处理速度是否能匹配不断增长的线路速度,尤其是在不断出现新服务和新协议的情况下,基于软件的网络处理已经不能完全胜任了,软硬件协同处理的方法开始不断涌现。防火墙同传统的网络设备一样,硬件体系结构经历了从Intelx86架构到ASIC架构再到NPU架构的发展过程。通过对防火墙硬s件体系结构进行研究,以NPU架构为基础提出一种VPN防火墙的硬件平台模型,建议以“龙芯”或其它国产CPU core为基础,以网络安全设备的应用为目标,以SOC宽带NPU为切入点,研制具有自主知识产权的NPU及其网络安全产品。
- 周轶男李曦冯朝阳
- 关键词：防火墙
- 椭圆曲线密码算法的硬件设计与实现被引量：1
- 2006年
- 本文重点介绍了椭圆曲线密码体制(ECC)的实施过程以及用到的相关算法和优化方案。文中利用大数模运算硬件实现中常用的蒙哥马利(Montgomery)算法和心缩(Systolic)算法实现了模乘运算,并在此基础上用Ver- ilog硬件描述语言实现了ECC最核心的点乘运算。
- 周轶男李曦朱兆国
- 关键词：椭圆曲线密码体制蒙哥马利算法点乘
- 高速全并行的AES加解密算法在单片FPGA上的实现被引量：7
- 2004年
- IPSec为了解决Internet安全问题,在IP层对信息提供了认证、加密等功能。协议中强行 实施的加密算法将由AES算法取代单DES算法,完全用软件实现IPSec的处理已不能适应当前不断 提高的网络速度的要求。利用硬件实现IPSec协议是必然趋势。本文在单片FPGA上实现了吞吐率 为4.7Gbit/s全流水的、全并行的128bit的AES加解密算法。在不增加流水线级数的情况下,采用流 水线时间借用技术实现S_Box,使AES的加密和脱密算法在单片上并行执行,提高了系统性能。
- 周轶男李曦冯朝阳
- 关键词：可编程门阵列流水线
