您的位置: 专家智库 > >

卢永江

作品数:12 被引量:15H指数:4
供职机构:浙江大学电气工程学院超大规模集成电路设计研究所更多>>
发文基金:国家自然科学基金国家高技术研究发展计划国家科技重大专项更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 10篇期刊文章
  • 1篇学位论文
  • 1篇会议论文

领域

  • 7篇自动化与计算...
  • 5篇电子电信

主题

  • 5篇等价
  • 5篇等价性验证
  • 5篇电路
  • 3篇等价性
  • 3篇集成电路
  • 2篇组合电路
  • 2篇模拟退火
  • 2篇割集
  • 2篇超大规模集成
  • 2篇超大规模集成...
  • 2篇大规模集成电...
  • 1篇导电特性
  • 1篇电路验证
  • 1篇电特性
  • 1篇多线程
  • 1篇引擎
  • 1篇时序电路
  • 1篇数字集成电路
  • 1篇通孔
  • 1篇通孔最小化

机构

  • 11篇浙江大学
  • 2篇杭州电子工业...

作者

  • 12篇卢永江
  • 8篇严晓浪
  • 6篇葛海通
  • 4篇杨军
  • 3篇郑飞君
  • 2篇竺红卫
  • 1篇翁延玲
  • 1篇李春强
  • 1篇王卉
  • 1篇马琪
  • 1篇胡敏
  • 1篇刘兵
  • 1篇金跃

传媒

  • 4篇电路与系统学...
  • 2篇计算机工程
  • 2篇计算机辅助设...
  • 1篇微电子学与计...
  • 1篇浙江大学学报...
  • 1篇第十二届全国...

年份

  • 1篇2015
  • 1篇2014
  • 2篇2007
  • 1篇2006
  • 4篇2005
  • 2篇2003
  • 1篇2001
12 条 记 录,以下是 1-10
排序方式:
超大规模集成电路形式验证的方法研究
本论文在较为全面、深入地研究和总结国内外形式验证技术研究成果的基础上,对组合电路及时序电路验证上分别进行算法研究、设计和实现,取得了较为理想的结果.主要内容包括:组合电路验证是数字集成电路形式化设计验证的重用方面.论文给...
卢永江
关键词:时序电路电路验证数字集成电路
基于等价性形式验证的逻辑综合引擎设计研究被引量:1
2007年
本文描述了一个基于等价性验证的逻辑综合引擎,它实现了从RTL级到网表级的综合。设计验证系统的初衷是验证给定设计从RTL级到网表级自动综合后电路的正确性,所以综合引擎本身的正确性是本文首要关注的问题。为了提高等价性验证引擎的工作效率,本文还提出并实现了一系列保持电路相似性的方法。最后,本文以SYNOPSYS的等价性验证工具FORMALITY作为比较,试验结果表明本系统是有效的。
翁延玲葛海通严晓浪卢永江
关键词:逻辑综合等价性验证
使用输出分组和电路可满足性的等价性验证算法被引量:5
2005年
介绍了一种使用电路可满足性解算器的组合电路等价性验证算法.对包含多输出的复杂验证问题,首先对联接电路作输出分组,将等价性验证问题转化为包含若干个组的电路可满足性问题,继而使用电路解算器解决问题.同时,注意各个子问题间的有用隐含信息的共享,减小了SAT推理的搜索空间.实验结果表明,该算法是实用有效的.
郑飞君严晓浪葛海通杨军卢永江
关键词:等价性验证
基于CK810处理器的汇编链接时优化被引量:5
2014年
提出基于CK810处理器的16/32位混编指令集汇编链接时优化技术。利用汇编输出二进制文件,根据CK810处理器的16/32位混编指令集中指令及操作数的特征,动态选择指令的编码方式,实现对指令relax,最大程度地提高了程序的代码密度。对于在汇编时不能确定编码方式的指令,通过留出重定位的方式,由链接时完成优化。在链接时,利用信息的确定性,实现对整个程序的压缩和指令的替换,使得程序执行效率更高,代码占用空间更小。汇编链接时优化技术克服了传统编译器只限于一个模块优化的缺点,把优化范围扩展到整个程序,实现了跨模块的优化,使得基于CK810处理器的程序代码密度平均提高7.52%,性能平均提升7.91%。
胡敏卢永江刘兵
关键词:重定位
结合通用割集和专用割集的组合电路验证方法被引量:2
2006年
为了提高组合电路的等价性验证速度,提出了一种利用电路内部等价信息的新型验证方法.该方法结合了通用割集和专用割集.从原始输出进行回溯得到通用割集,用通用割集验证所有候选等价点(CEP)的等价性.从特定候选等价点进行回溯得到专用割集,通过消除高层次结点间的依赖关系对专用割集进行优化,用专用割集验证特定候选等价点的等价性.实验结果表明,与传统依赖性处理策略相比,该验证方法中的依赖性处理策略减少了验证时间.与只基于通用割集或专用割集的验证方法相比,该方法可以使组合电路的验证速度明显提高.
杨军郑飞君卢永江葛海通严晓浪
HL-TLS:支持热点的线程级猜测编译实现
2015年
猜测并行化编译,即线程级猜测(TLS)编译,可将原来顺序运行的程序并行化。但由于猜测数据的不确定性引起的数据管理开销过大,以及猜测线程失败引起的线程回滚开销,使得并行后的执行性能较低。针对上述问题,提出一种HL-TLS并行化编译优化框架。HL-TLS能有效地标记并行化的循环体为热点循环体,采用对最高层次热点循环体进行更激进的并行化的方式提高性能,而对非热点循环体采用保守的顺序执行以减少开销。实验结果表明,使用HL-TLS编译优化框架,实验程序的执行效率可以提高20%。
金跃李春强尚云海卢永江
关键词:并行计算多线程
CMOS单元版图生成中的晶体管布局算法
本文提出了一个基于模拟退火技术的CMOS标准(库)单元版图生成中的单元内晶体管布局算法,在满足高度约束的前提出同时优化单元版图的面积和时延,可处理不局限于静态串并联结构的电路,考虑大尺寸管子折叠等因素,最终生成二维样式标...
马琪卢永江王卉严晓浪
关键词:模拟退火集成电路
文献传递
利用改善的静态隐含策略加速等价性验证被引量:4
2005年
随着近年来高效SAT(Satisfiability)求解算法提出,SAT已成为集成电路形式验证方法中重要引擎之一。但在运用SAT验证时需将电路结构转化为成OR-AND两级逻辑描述,丢失了电路的拓扑信息。本文利用改善的静态隐含策略来提取有用子句作为预处理,来加快验证过程。本文算法在原有静态隐含技术的基础上,引入了关联节点隐含及隐含过程加速策略。给出的ISCAS85电路的实验结果表明算法的有效性。
卢永江竺红卫严晓浪葛海通
关键词:SAT
一种避免内存爆炸的组合电路等价性验证方法
2007年
割集在组合电路等价性验证中得到了广泛的应用,已有的方法常构造能将整个电路一分为二的割集,虽然这种割集在验证后续节点时可以重用已构建的BDD,但它的排序对大多数后续节点都很差,容易引起内存爆炸问题。本文中的割集只针对要验证等价性的某一对点,避免了上述问题。ISCAS85的实验结果表明了它的有效性。
杨军卢永江葛海通郑飞君严晓浪
关键词:等价性验证BDD割集
优化层分配的无网格详细布线算法
2003年
H-V布线模式下产生通孔的根本原因是由于不同线网间存在几何重叠或交叉;标准单元内布线主要应用多晶硅层与单金属层的布线层资源,考虑到不同层间相异的导电特性,文章提出了一种算法,基于网段拓扑交叉分析实现最大化金属层及最小化多晶层分配,优化线网通道分配与线长,同时满足通孔最小化。
竺红卫卢永江严晓浪
关键词:导电特性VLSI超大规模集成电路
共2页<12>
聚类工具0