黎小玉
- 作品数：20 被引量：89H指数：6
- 供职机构：西安航空计算技术研究所更多>>
- 发文基金：中国航空科学基金中国人民解放军总装备部预研基金国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信航空宇航科学技术更多>>
- 统一渲染架构GPU图形处理量化性能模型研究被引量：3
- 2019年
- 统一渲染架构GPU为图形处理提供了丰富的运算、存储资源,也对软件优化提出了更高要求。为了有效地进行性能设计和优化,针对统一渲染架构实现的GPU提出一种量化的图形处理性能模型,在深入研究统一渲染架构GPU架构和工作原理基础上,分析影响图形处理的各种因素:图形指令生成、主机接口数据传输、图形指令解析、图形处理流水数据吞吐和统一染色阵列处理能力。通过仿真验证表明,在研制自主知识产权GPU过程中,采用本方法设计各部分性能指标,评估统一染色GPU图形处理性能与实测相比,误差小于7.5%。
- 马城城田泽田泽孙琳娜
- 关键词：GPU
- 基于FC接口SoC软硬件协同设计验证平台构建与实现
- 复杂的应用需求,使得SoC功能复杂度、性能以及集成度迅速提高,给SoC设计和验证带来了新的技术挑战,势必要求我们必须采用更为可靠和有效的设计和验证方案.本论文以SoC软硬件协同设计方法学、验证方法学为指导,系统地介绍了某...
- 田泽韩炜蔡叶芳郭蒙赵强杨海波李攀黎小玉
- 关键词：光纤通道片上系统SOC设计SOC验证
- 一种SoC芯片中PCIe接口的FPGA平台验证被引量：4
- 2020年
- PCI Express(PCIe)作为第三代高性能IO总线标准,以其高速率、低功耗、双通道、传输可靠等多方面的优势,被广泛应用在嵌入式领域,作为高速系统I/O总线,其功能和性能必然成为影响整个嵌入式系统成败的关键,因此,在嵌入式系统的设计及验证中,如何对PCIe接口进行充分、完备并且有效的验证显得至关重要.文章结合一种SoC芯片中的PCIe接口FPGA验证,进行PCIe协议及功能分析,搭建了FPGA验证平台,策划验证项,完成对PCIe接口的FPGA平台验证,有效的提高了验证效率,加快了芯片的开发速度.
- 刘娟田泽黎小玉黎小玉
- 关键词：PCIEFPGA
- FC IP软核的仿真与验证被引量：15
- 2009年
- 基于FC通信协议处理的SoC设计中,FC IP核的仿真验证是其基础。文中概要介绍了FC协议,通过分析其层次架构,明确了软硬件交汇点,从而给出了FC通信协议处理SoC中FC IP的基本功能定义。在此基础上,简单介绍了FC-IP的设计,描述了IP的逻辑结构及模块功能。对于FC-IP的仿真验证,从基于testbench的功能仿真和基于FPGA平台的软硬件协同验证两方面进行了全面介绍。结果证明IP实现了预定功能,符合设计要求。
- 杨海波田泽蔡叶芳李攀黎小玉赵强
- 关键词：光纤通道IP核FPGA验证
- 一种专用FC协议分析仪
- FC网络仿真测试、调试分析的设备是加速机载FC设备研制所必需的仪器,是设计的协议符合性、可靠性和性能等的保障,也是维护和排故的有效工具.但是,由于FC协议的复杂性等原因,目前专用FC协议仿真、测试分析设备的研发远滞后于机...
- 杨海波田泽蔡叶芳郭亮黎小玉
- 关键词：航空电子光纤通道协议分析仪系统结构性能指标
- 图形处理器片段处理单元的设计与实现被引量：5
- 2014年
- 针对图形处理器三维引擎中对图形的后期处理需求,实现片段写入帧缓冲区前的测试、混合、逻辑操作、累积、清除和屏蔽等关键功能。分析并提取了Open GL核心库中的片段处理相关函数,确定了片段处理单元要实现的功能;合理安排多个片段处理功能的执行顺序,设计了基于流水线的片段处理单元结构;采用Verilog HDL对电路进行描述,采用Cadence NC-Verilog仿真工具进行虚拟验证,采用Xilinx的ISE工具进行综合,并在Xilinx Virtex6XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到180 MHz,测试功能正确。在SMIC 65 nm CMOS工艺下,采用Synopsys Design-Compiler对设计进行综合,电路工作频率达到300 MHz,满足设计需求。
- 田泽张淑张骏许宏杰黎小玉郭蒙
- 关键词：图形处理器现场可编程门阵列
- 基于VxWorks的嵌入式油罐监控终端平台研究
- 在数字信息技术和网络技术高速发展的后PC时代,随着32位高性能ARM微处理器的推广和大量嵌入式操作系统的出现,嵌入式技术已经成为当前最热门的技术之一,被广泛应用在电力系统、给水系统、石油、化工等众多监控系统中。
...
- 黎小玉
- 关键词：嵌入式操作系统VXWORKSGPRS
- 文献传递
- 基于扫描线填充的三角形图元双向光栅化技术被引量：9
- 2015年
- 光栅化是图形处理器3D引擎流水线的关键阶段,实现了从连续方式描述的图形到离散的像素点间的转换,如何提高光栅化效率是图形处理器设计的关键技术之一.本文分析了基于Bresenham算法的线填充算法,提出一种基于扫描线填充算法的三角形图元双向光栅化技术,称为BSF,实现了同时从两个方向对三角形图元进行光栅化,将三角形光栅化效率提升约39.02%,代价是增加了光栅化单元的规模和复杂度.基于BSF设计了光栅化单元,并采用Xilinx的ISE工具进行综合,在Xilinx Vertex6 XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到202M Hz,测试结果表明可以正确快速的实现光栅化功能.在SMIC 65nm CMOS工艺下,采用Synopsys Design-Compiler对光栅化单元进行综合,电路工作频率达到330MHz,满足设计需求.
- 田泽刘天江张骏许宏杰黎小玉
- 关键词：图形处理器光栅化扫描线BRESENHAM
- 图形处理器低功耗设计技术研究被引量：9
- 2013年
- 图形处理器(GPU)以其强大的图形加速性能以及在通用计算领域的出色表现正在被越来越广泛地应用。但随着芯片规模和集成度的不断提升,单个GPU芯片的功耗已经高达376W,是高端通用处理器的2～3倍。高功耗带来的可靠性、稳定性以及芯片成本问题使"功耗墙"已经成为未来GPU设计过程中需要突破的关键问题之一。立足于体系结构层次,结合图形处理器的渲染流水线的结构特点,从深度测试和消隐、染色器数据通路、纹理映射和压缩、渲染策略、寄存器文件和片上Cache等角度描述了图形处理器的低功耗设计技术,并指出了GPU低功耗设计技术的进一步研究方向。
- 田泽张骏许宏杰郭亮黎小玉
- 关键词：图形处理器低功耗渲染CACHE
- 图形处理器剪裁加速器的设计与实现被引量：3
- 2015年
- 平面剪裁和视景体剪裁是图形处理器中3D引擎的核心功能,而在进行复杂场景绘制时,剪裁操作容易成为整个3D引擎的瓶颈.对此提出一种优化的剪裁加速器结构,并完成了剪裁加速器单元的设计与实现.在Xilinx Vertex6XC6VLX760FPGA上进行原型验证,电路工作频率可以达到196 MHz,测试功能正确.在SMIC 65nm CMOS工艺下,电路工作频率达到315 MHz,满足设计需求.
- 田泽邓惠子张骏许宏杰黎小玉
- 关键词：图形处理器
