蔡乃琼 作品数:7 被引量:20 H指数:3 供职机构: 西安电子科技大学微电子学院微电子研究所 更多>> 发文基金: 教育部“新世纪优秀人才支持计划” 国家自然科学基金 国防科技技术预先研究基金 更多>> 相关领域: 电子电信 更多>>
新型HfO_2栅介质电特性的理论分析与实验研究 被引量:3 2008年 对结合NH4F表面预处理和高温退火新型工艺制作的超薄HfO2栅介质MOS电容的C-V特性进行了模拟仿真和实验研究,理论分析的界面态分布与实验结果吻合.利用高频C-V法计算了平带电压漂移量、氧化层内陷阱电荷密度和界面态密度,比较了不同工艺条件下样品的电参数.结果表明NH4F表面预处理和高温退火新型工艺可以显著降低界面态和氧化层陷阱电荷,从而降低栅极漏电流. 蔡乃琼 刘红侠关键词:C-V特性 界面态 氧化层陷阱 高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响 被引量:1 2008年 研究了高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响.随着栅介质介电常数增大,肖特基源漏(SBSD)SOI MOSFET的开态电流减小,这表明边缘感应势垒降低效应(FIBL)并不是对势垒产生影响的主要机理.源端附近边缘感应势垒屏蔽效应(FIBS)是SBSD SOI MOSFET开态电流减小的主要原因.同时还发现,源漏与栅是否对准,高k栅介质对器件性能的影响也不相同.如果源漏与栅交叠,高k栅介质与硅衬底之间加入过渡层可以有效地抑制FIBS效应.如果源漏偏离栅,采用高k侧墙并结合堆叠栅结构,可以提高驱动电流.分析结果表明,来自栅极的电力线在介电常数不同的材料界面发生两次折射.根据结构参数的不同可以调节电力线的疏密,从而达到改变势垒高度,调节驱动电流的目的. 栾苏珍 刘红侠 贾仁需 蔡乃琼 王瑾关键词:高K栅介质 高k介质异质栅全耗尽SOI MOSFET二维解析模型 被引量:7 2008年 为了研究高介电常数(高k)栅介质材料异质栅中绝缘衬底上的硅和金属-氧化物-硅场效应晶体管的短沟道效应,为新结构器件建立了全耗尽条件下表面势和阈值电压的二维解析模型.模型中考虑了各种主要因素的影响,包括不同介电常数材料的影响,栅金属长度及其功函数变化的影响,不同漏电压对短沟道效应的影响.结果表明,沟道表面势中引入了阶梯分布,因此源端电场较强;同时漏电压引起的电势变化可以被屏蔽,抑制短沟道效应.栅介电常数增大,也可以较好的抑制短沟道效应.解析模型与数值模拟软件ISE所得结果高度吻合. 栾苏珍 刘红侠 贾仁需 蔡乃琼关键词:异质栅 解析模型 针对新型HfO_2栅介质改进的四元件电路模型 被引量:4 2008年 针对超薄HfO2栅介质MOS电容,提出改进的四元件小信号等效电路模型,修正了双频C-V法,增加了串联寄生电阻和串联电感两个参数.结合双频测量结果计算出修正的C-V曲线,消除了高频时的频率色散现象,而且曲线更加接近理想C-V曲线.通过实验结果提取了寄生参数值并拟合出各元件值与MOS电容面积和反型层厚度的解析表达式.实验测量和理论计算表明该方法可提高通常C-V法的测量精度. 刘红侠 蔡乃琼新型HfO<,2>高k栅介质MIS电容的电学特性研究 45nm工艺节点下传统的SiO2作为栅氧化层介质会导致电子的直接隧穿效应以及栅介质层所承受的电场变大,由此引起栅介质的泄漏电流增大和可靠性下降等问题,严重阻碍了MOS器件的进一步发展。克服这些问题的有效方法之一是采用高介... 蔡乃琼关键词:MOS器件 高K栅介质 电学特性 文献传递 考虑量子效应的超薄体双栅肖特基源漏MOSFET电流解析模型(英文) 被引量:2 2008年 推导了超薄体双栅肖特基势垒MOSFET器件的漏电流模型,模型中考虑了势垒高度变化和载流子束缚效应.利用三角势垒近似求解薛定谔方程,得到的载流子密度和空间电荷密度一起用来得到量子束缚效应.由于量子束缚效应的存在,第一个子带高于导带底,这等效于禁带变宽.因此源漏端的势垒高度提高,载流子密度降低,漏电流降低.以前的模型仅考虑由于镜像力导致的肖特基势垒降低,因而不能准确表示漏电流.包含量子束缚效应的漏电流模型克服了这些缺陷.结果表明,较小的非负肖特基势垒,甚至零势垒高度,也存在隧穿电流.二维器件模拟器Silvaco得到的结果和模型结果吻合得很好. 栾苏珍 刘红侠 贾仁需 蔡乃琼 王瑾 匡潜玮关键词:肖特基势垒 量子效应 电子密度 一种R-C-R组合式12位逐次逼近A/D转换器 被引量:4 2010年 采用一种R-C-R组合式逐次逼近A/D转换方法,基于UMC 90 nm CMOS工艺设计了一种12位1兆赫兹采样频率的逐次逼近型A/D转换器.在电路设计上,通过复用两段式电阻梯结构,有效地降低了系统对电容阵列的匹配性要求.在版图设计方面,采用了特殊的电阻梯版图设计方法来减小连接电阻的失配影响,并采用金属叉指电容来提高工艺兼容性以减小工艺成本.在3.3 V模拟电源电压和1.0 V数字电源电压下,测得微分非线性为0.78最低有效位.当采样速率为1兆采样点每秒,输入信号频率为10 kHz时,测得的有效位数为10.3,包括输出驱动在内,功耗不足10 mW.整个转换器的有源面积小于0.31 mm2,符合嵌入式片上系统的应用要求. 佟星元 陈杉 蔡乃琼 朱樟明 杨银堂关键词:A/D转换器