翟海华
- 作品数：4 被引量：5H指数：1
- 供职机构：上海大学更多>>
- 发文基金：上海市教育委员会重点学科基金上海市教委科研基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- AVS编码器中运动估计模块的FPGA实现
- 首先详细介绍了AVS中的运动估计模块的各种实现技术,依据沿块匹配误差梯度下降方向进行搜索以及引入判决准则等原则提出了优化方法,并在FPGA上实现。
- 石旭利张兆扬翟海华
- 关键词：AVS编码器块匹配现场可编程门阵列
- 文献传递
- AVS编码器中整像素运动估计模块的设计
- 整像素运动估计(IME)能够实现假高的编码效率，但是由于IME本身固有的计算复杂度，如：多个参考帧搜索、多个预测模式、和SAD计算等，使基于软件的编码方案一般无法满足实时性的要求，因此必须设计专用硬件电路来实现高速运算。...
- 翟海华
- 关键词：编码器硬件电路
- 文献传递
- H．264编码器中1／4像素精度插值算法的VLSI实现被引量：5
- 2008年
- H.264视频编码标准中引入了1/4像素精度插值算法,大大提高了压缩效率,但同时使运算复杂度增加、存储带宽增大。针对以上问题,从运动估计的角度出发,采用一步插值法和数据复用技术,可使带宽减少26%,处理周期可减少45%;设计了相应的硬件结构:采用了5级流水线实现一步插值算法,通过输入缓冲单元实现了参考数据的复用;针对插值过程中产生的大量数据,采用乒乓操作结构,保证数据及时传递。该结构可以显著降低带宽,提高吞吐率,完全可以应用于实时编码器中。
- 陈光化翟海华石旭利张兆杨万芬芳
- 关键词：H.264标准
- 基于门控时钟的低功耗CAVLC解码器设计
- 2007年
- 提出了一种应用于H.264/AVC的低功耗上下文自适应变长编码(CAVLC)解码器的设计方案。对各解码块和内部寄存器分别采用模块级和寄存器级的时钟门控,关闭空闲的时钟,降低了解码器的动态功耗。该设计采用0.25μm工艺,在100MHz时钟约束下,对门控后的解码器进行功耗分析,结果证明CAVLC解码器的功耗降低了65%。
- 陈光化万芬芳翟海华
- 关键词：H.264AVC标准解码器门控时钟
