您的位置: 专家智库 > >

文献类型

  • 2篇期刊文章
  • 1篇学位论文

领域

  • 2篇电子电信
  • 1篇自动化与计算...

主题

  • 1篇压缩器
  • 1篇物理设计
  • 1篇系统级芯片
  • 1篇芯片
  • 1篇抗辐射
  • 1篇PC处理器
  • 1篇POWER
  • 1篇POWERP...
  • 1篇SRAM
  • 1篇TH
  • 1篇IP核
  • 1篇乘法器设计
  • 1篇处理器
  • 1篇存储器
  • 1篇-B
  • 1篇DICE

机构

  • 3篇电子科技大学

作者

  • 3篇章凌宇
  • 1篇宗竹林
  • 1篇何春
  • 1篇胡明浩
  • 1篇贾宇明
  • 1篇李磊
  • 1篇李路路

传媒

  • 1篇微电子学与计...
  • 1篇微电子学

年份

  • 3篇2011
3 条 记 录,以下是 1-3
排序方式:
Power PC处理器IP核的物理设计与验证
随着集成电路产业的发展,芯片物理设计由于特征尺寸的缩小,芯片规模的增大而变得更具挑战。对于SOC芯片设计,通过复用完成物理设计与验证、性能稳定、符合设计要求的IP硬核,成为缩短SOC芯片的设计周期,降低设计风险的主要手段...
章凌宇
关键词:系统级芯片POWERPC处理器IP核物理设计
文献传递
基于DICE结构的抗辐射SRAM设计被引量:7
2011年
空间应用的SRAM必须具备抗辐射加固能力。介绍了SRAM工作原理与双互锁存储单元(DICE)技术,给出了基于DICE结构的SRAM存储单元的电路设计、版图设计及其功能仿真。在SMIC 0.13μm工艺下,应用HSPICE进行单粒子效应模拟,与传统6T CMOS SRAM相比,基于DICE结构的SRAM在相同工艺条件下抗辐照能力有显著的提高。
章凌宇贾宇明李磊胡明浩
关键词:SRAM存储器
一种基于Dadda树的乘法器设计被引量:1
2011年
在基带信号处理芯片中,面积和速度是两个关键的指标.文中在改进的booth算法基础上,采用了Dadda树压缩算法,通过对压缩器基本单元的改进,同时对符号位和尾部零填充进行优化设计;不仅保持了Wallace树结构的并行计算优势,而且面积上也得到了很大的改善;同时相对于Wallace树结构的规则结构也更利于版图设计.压缩结果采用了多层CLA块技术,使得乘法器的速度得到进一步的提高.在0.13μm的SMIC八层金属CMOS工艺下,DC(Design Compiler)综合结果表明,芯片面积为20633.59μm2,最大延迟仅为3.00ns.
李路路何春宗竹林章凌宇
共1页<1>
聚类工具0