山蕊
- 作品数：37 被引量：37H指数：4
- 供职机构：西安邮电大学更多>>
- 发文基金：国家自然科学基金陕西省自然科学基金陕西省科技统筹创新工程计划项目更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 双缓冲数据驱动邻接互连接口电路
- 双缓冲数据驱动邻接互连接口电路主要适用于可重构阵列处理器结构中相邻处理元之间的数据传递，属于集成电路设计技术领域。目的在于通过双缓冲策略一方面实现数据的乒乓存储，另一方面截断数据驱动接口内部过长的组合反馈链，以此提高电路...
- 山蕊邓军勇朱筠谢晓燕杨博文
- 文献传递
- 一种通用片上网络适配器的设计与实现被引量：5
- 2011年
- 随着片上网络的结构和方法的提出,迫切需要一种接口电路来实现处理器,计算单元或者IP核与片上网络之间的通信.文中研究了不同时钟域之间进行数据传送的通信协议,详述了一种应用于片上网络的通用网络适配器的设计方法,并在Altera的stratixⅢ系列FPGA开发板上进行了验证.
- 山蕊蒋林李平
- 关键词：片上网络网络适配器FPGA异步电路
- 阵列处理器中簇内存储访问行列两级交换电路
- 簇内存储访问行列两级交换电路主要适用于上层为4*4个轻核处理单元PE组成的阵列处理器簇PEG，下层为4*4个512*16bit大小RAM块的阵列结构中，完成阵列处理器与分布式存储间高速数据交互访问，属于集成电路设计技术领...
- 蒋林郭佳乐山蕊朱筠谢晓燕刘镇弢张新
- 文献传递
- 平方根升余弦滤波器的设计与FPGA实现被引量：5
- 2011年
- 为了提高平方根升余弦滤波器的性能,采用FPGA技术,基于CSD编码和分布式计算两种算法,分别提出相应的硬件电路设计,并在QuartusII综合器中进行综合。结果显示采用分布式计算算法实现的平方根升余弦滤波器性能优于CSD编码方式。
- 山蕊蒋林杜慧敏
- 关键词：CSD编码分布式算法FPGA
- 基于System Verilog的可重用验证平台被引量：8
- 2013年
- 采用System Verilog语言设计了一种具有层次化结构的可重用验证平台,该平台能够产生各种随机、定向、错误测试向量,并提供功能覆盖率计算。将验证平台在Synopsys公司的VCS仿真工具上运行,并应用到包交换芯片的仿真验证中。仿真结果显示,新设计的验证平台能通过修改随机信号约束条件和产生随机信号的权重值,使芯片的功能覆盖率达到100%。
- 山蕊蒋林李涛
- 关键词：SYSTEMVERILOG层次化可重用
- 阵列处理器中簇内存储访问行列两级交换电路
- 簇内存储访问行列两级交换电路主要适用于上层为4*4个轻核处理单元PE组成的阵列处理器簇PEG，下层为4*4个512*16bit大小RAM块的阵列结构中，完成阵列处理器与分布式存储间高速数据交互访问，属于集成电路设计技术领...
- 蒋林郭佳乐山蕊朱筠谢晓燕刘镇弢张新
- 文献传递
- 一种面向卷积神经网络的可重构处理元、阵列以及方法
- 本发明涉及一种面向卷积神经网络的可重构处理元、阵列以及方法，其中，处理元包括：选择输入输出数据流向的数据选择器；执行特征图像和卷积核的乘累加操作得到若干部分和的ALU模块；可实现对不同处理元之间部分和的累加与本地处理元不...
- 山蕊霍紫晴刘港国冯煜李晓烁
- 阵列处理器中簇内存储并行访问局部优先交换电路
- 阵列处理器中簇内存储并行访问局部优先交换电路主要适用于阵列处理器中簇内分布式存储结构的数据并行访问功能，属于集成电路设计技术领域。目的在于通过多级交换结构及局部优先访问策略，降低存储访问延迟、提高访问带宽、提高资源利用率...
- 山蕊蒋林邓军勇刘有耀李雪婷吴进杨博文
- 一种基于FPGA的卷积神经网络加速器
- 本发明提供一种基于FPGA的卷积神经网络加速器，包括：控制器、N路并行的运算处理单元、权值更新单元、偏置更新单元；控制器与每一路的运算处理单元连接，权值更新单元和偏置更新单元分别与控制器、每一路的运算处理单元连接；其中，...
- 谢晓燕辜振坤山蕊蒋林王喜娟
- 文献传递
- PTN存储转发及调度关键技术研究与实现
- 随着互连网的高速发展及多种新业务的出现,存储转发和调度技术面临着提高转发速率、扩大吞吐量和提供有保证的服务等压力。在宏观计算机网络中,数据交换量的进一步增加,使得存储转发技术成为了限制网络发展的瓶颈问题。同时,在片上网络...
- 山蕊
- 关键词：存储转发队列管理路由器片上网络
- 文献传递
