周电
- 作品数：67 被引量：72H指数：5
- 供职机构：复旦大学更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金美国国家科学基金更多>>
- 相关领域：电子电信自动化与计算机技术理学文化科学更多>>
- 低管脚数接口在USB2.0主机控制器中的应用被引量：1
- 2007年
- 在复杂SOC设计中,通常外围众多的输入输出单元会造成芯片总面积较大、后续封装和布局的成本提高。针对该问题分析了一种通用的低管脚数优化设计模型,将其应用于USB2.0主机控制器的链路层和物理层接口,用Verilog硬件描述语言实现了RTL级电路并做FPGA验证。通过数据分析表明,该设计有效地降低了芯片的总面积和制版复杂度,达到了设计目标。
- 唐晓燕周晓方闵昊周电
- 一个新的MOS模拟单元电路版图的STACK生成方法被引量：1
- 2001年
- 提出了一种新的 MOS模拟单元电路的 STACK版图自动生成方法 .该方法将电路网表映射为扩散图 ,基于扩散图进行电路划分、模板匹配和对称查找 .提出的对称查找算法适用于非全对称电路的最大匹配对称结构查找 .文中改进了 Atallah欧拉路径生成算法 ,通过增加哑元条保证欧拉路径的生成 .对生成的 STACK,采用分布式寄生电容模型计算各个节点的寄生电容 ,并计算 STACK的面积和形状 。
- 李明原曾璇唐璞山周电
- 关键词：CADMOS电路
- 高速低功耗电流灵敏放大器
- 本发明属于集成电路技术领域，具体为一种针对嵌入式静态随机存储器(EmbeddedSRAM)的电流灵敏放大器(Current-mode Sense Amplifier)。主要由位线箝位电路、一对交叉耦合CMOS反相器、均衡...
- 朱贺飞顾沧海周电周晓方
- 文献传递
- 考虑重复单元相关性的系统失效率非线性估计方法
- 本方法属于集成电路技术领域，涉及考虑重复单元相关性的系统失效率非线性估计方法，具体涉及一种考虑重复单元失效事件相关性的全系统失效率非线性快速估计方法，其包括步骤：估计低阶同步失效率；构造同步失效率的非线性模型，并根据已得...
- 陶俊李昕曾璇周电
- 文献传递
- 一种基于全局的扫描链构架方法
- 本发明属集成电路计算机辅助设计和辅助测试技术领域。具体为一种基于全局的扫描链构架及相应的测试资源分配方法。目前对组合电路的测试已经比较成熟，但是对时序电路的测试现有的测试方法需要较长的测试时间。本发明提出一种基于全局扫描...
- 赵长虹陈建王俊宇周晓方周电
- 文献传递
- 一种针对数字集成电路时序老化的快速分析方法
- 本发明属集成电路技术领域，涉及集成电路可靠性设计中电路时序的老化效应分析，尤其是一种针对数字集成电路时序老化的快速分析方法。本发明中由输入的电路时序路径构建电路图，针对每一种类型的延时单元引入一个老化因子；采用基于End...
- 曾璇严昌浩周电胡佳辉
- 一种基于贝叶斯模型的SRAM电路良率分析方法
- 本发明属集成电路技术领域，涉及集成电路可制造性设计中静态随机存储电路良率分析方法，本方法中，首先使用互信息和序列二次规划，对高维SRAM电路的扰动空间进行降维，实现高维SRAM电路最佳平移矢量的快速计算；然后建立低维和高...
- 曾璇严昌浩王胜国周海周电翟金源
- 一种基于字符投影电子束光刻技术的字符盘优化设计方法
- 本发明属于集成电路可制造性设计中电子束光刻技术领域，具体涉及字符投影的电子束光刻中，利用光刻字符间隙可交叠的性质，通过优化放置在字符盘上光刻字符的位置和数量，最终减少芯片制造所需的总曝光次数，提升电子束光刻的吞吐率。本发...
- 严昌浩曾璇周海周电葛佳贝
- 文献传递
- 结合高级正向推理过程的可满足性问题解决器被引量：4
- 2005年
- 提出了一个可满足性问题解决器,它结合了DPLL(Davis Putnam Loge-mann and Loveland)算法和作为高级推理技术之一的失败性文字检查(FLD,FailedLiteral Detection)技术.在失败性文字检查技术中,又提出了动态筛选方法,它包含了两条规则:内部和外部筛选.在保证能在每个决策层上发现大部分失败性文字的同时,降低了失败性文字检查所测试的文字数目及相应的计算时间.不同于其他类型的预定义的删除标准,在这一方法中文字的删除是动态的,从这点上讲,文中的失败性文字检查算法可以适应不同类型的测试基准实例.许多不必要的测试可以被避免,因而提高了失败性文字检查的计算速度.为了进一步提高失败性文字检查的效率,故此还增加了其他静态的测试约束.实验表明,经过优化后的失败性文字检查算法的效率明显高于其他的高级正向推理技术.
- 丁敏唐璞山周电
- 关键词：可满足性决策层中文字删除
- 时钟延时及偏差最小化的缓冲器插入新算法被引量：5
- 2001年
- 本文提出了以最小时钟延时和时钟偏差为目标的缓冲器插入新算法 .基于Elmore延时模型 ,我们得到相邻缓冲器间的延时是缓冲器在时钟树中位置的凸函数 .当缓冲器布局使所有缓冲器间延时函数具有相同导数值时 ,时钟延时达到最小 ;当所有源到各接收端点路径的延时函数值相等时 ,时钟偏差达到最小 .对一棵给定的时钟树 ,我们在所有从源点到各接收端点路径上插入相同层数的缓冲器 ,通过优化缓冲器的位置实现时钟延时最小 ;通过调整缓冲器尺寸和增加缓冲器层数 ,实现时钟偏差最小 .
- 曾璇周丽丽黄晟周电李威
- 关键词：集成电路缓冲器插入VLSI
