周伟
- 作品数：2 被引量：13H指数：1
- 供职机构：广东工业大学自动化学院更多>>
- 相关领域：电子电信机械工程更多>>
- FPGA跨时钟域亚稳态研究被引量：12
- 2012年
- 在FPGA电路设计中,一个系统可能包含了很多跨时钟域的时钟信号,当其目标域时钟与源域时钟不同时,如何在这些不同域之间传递数据成为了一个重要问题。特别是在中心模块与外围电路芯片的通信设计中,容易导致亚稳态的跨时钟域就不可避免。针对FPGA设计中的亚稳态问题,本文给出了一系列行之有效的解决方法,很好地抑制亚稳态,提高系统可靠性。
- 周伟杜玉晓杨其宇张育俊曾浩
- 关键词：亚稳态异步FIFO握手协议
- 诱发电位仪系统设计实现方案被引量：1
- 2013年
- 诱发电位信号是微伏(μV)级信号,容易被环境噪声、系统内部噪音和其他电生理信号淹没。采用微伏级信号检测技术,多导联高速数据同步采集技术和恒流电刺激技术,构造电刺激器、双核控制器、采集电路、上位机四大功能模块,形成一套完整的基于双核的精密诱发电位仪系统的设计方案。该诱发电位仪系统具有安全系数大、抗干扰能力强、可靠性高等优点,具有较高的应用价值和良好的市场前景。
- 杜玉晓唐镇尧周伟杨其宇
