您的位置： 专家智库 > >

黄令仪

作品数：28 被引量：25H指数：3
供职机构：中国科学院计算技术研究所更多>>
发文基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划更多>>
相关领域：电子电信自动化与计算机技术医药卫生经济管理更多>>

合作作者

文献类型

  • 16篇期刊文章
  • 10篇专利
  • 2篇科技成果

领域

  • 13篇电子电信
  • 5篇自动化与计算...
  • 1篇经济管理
  • 1篇医药卫生

主题

  • 11篇电路
  • 7篇版图
  • 5篇定制
  • 5篇集成电路
  • 4篇信号
  • 4篇亚微米
  • 4篇掩膜
  • 4篇掩膜版
  • 4篇深亚微米
  • 4篇随机存储器
  • 4篇全定制
  • 4篇网表
  • 4篇静态随机存储...
  • 4篇超大规模集成
  • 4篇超大规模集成...
  • 4篇存储器
  • 4篇大规模集成电...
  • 3篇耦合电容
  • 3篇芯片
  • 3篇版图设计

机构

  • 24篇中国科学院微...
  • 4篇中国科学院
  • 3篇山东大学
  • 1篇湖南大学
  • 1篇兰州大学
  • 1篇清华大学
  • 1篇重庆邮电学院

作者

  • 28篇黄令仪
  • 9篇周玉梅
  • 7篇张锋
  • 6篇陈晓东
  • 5篇朱亚江
  • 4篇杨旭
  • 4篇胡伟武
  • 4篇孟津棣
  • 4篇叶青
  • 3篇仇玉林
  • 3篇蒋见花
  • 3篇旷章曲
  • 3篇陈守顺
  • 2篇张德骏
  • 2篇冯玉波
  • 2篇张锋
  • 1篇张福新
  • 1篇陈霞
  • 1篇冯伟
  • 1篇叶甜春

传媒

  • 5篇Journa...
  • 5篇集成电路应用
  • 2篇微电子学
  • 1篇半导体技术
  • 1篇微电子学与计...
  • 1篇固体电子学研...
  • 1篇电子与封装

年份

  • 3篇2008
  • 1篇2007
  • 3篇2006
  • 3篇2005
  • 9篇2004
  • 2篇2003
  • 2篇2002
  • 3篇2001
  • 1篇1999
  • 1篇1997
共 28 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
基于全定制模块信号完整性的分析被引量：1
2004年
针对目前分析全定制信号完整性EDA工具的缺乏,文章提供了一套以Synopsys公司的产品———Nanosim为工具的分析全定制信号完整性的方法。首先对Nanosim的仿真精度进行了研究,然后给出了分析SI的具体模型和实际测试曲线及修正方法。
杨献黄令仪熊险峰张红南
关键词：全定制信号完整性
32位高速动态CMOS超前进位加法器的研究
2005年
针对TSPC、NSTSPC、ANT等动态电路所存在的缺点,本文介绍了一种新型的动态电路结构-DPANL,即双通路N逻辑动态电路。本文首先对TSPC、NSTSPC和ANT三种电路存在的缺点进行了分析,然后重点分析了DPANL动态电路的工作原理及其优势。并采用DPANL和ANT两种动态电路实现了32位超前进位结构的加法器,Nanosim的仿真结果表明,采用DPANL电路实现的加法器具有速度快、功耗小的特点。
周冬生黄令仪张福甲
关键词：超前进位加法器动态电路
万门级互补场效应晶体管集成电路的制造方法
本万门级互补场效应晶体管集成电路的制造方法包括下列步骤：依据集成电路逻辑功能，确定晶体管的长宽比值；选择时序元件，建立内部基本单版图库及I/O单元库；进行逻辑模拟、布局、布线；预埋多个延迟元件；工艺加工和测试分析；以及用...
黄令仪陈晓东朱亚江
文献传递
一种高效的硬布线控制CPU的设计方法被引量：2
2002年
文章提出了一种硬布线逻辑 CPU的设计流程 ,即以 CPU设计工具软件 LDF为核心的设计方法。其主要目的提高硬布线逻辑 CPU的设计效率。定义了一种用于描述硬布线控制逻辑的语言—— MCDL,对总线优化问题进行了研究 。
刘昭黄令仪曾烈光
关键词：CPU描述语言微处理器
万门级互补场效应晶体管集成电路的制造方法
本CMOS晶体管VLSI的制造方法包括下列步骤：依据集成电路逻辑功能，确定晶体管的长宽比值；选择时序元件，建立内部单元库及I/O单元库；进行逻辑模拟、布局和布线；预埋多个延迟元件；工艺加工和测试分析；以及调整时序。本方法...
黄令仪陈晓东朱亚江
文献传递
一种基于静态随机存储器的快速仿真器及方法
本发明涉及半导体存储器技术领域，特别是一种基于静态随机存储器(SRAM)的快速仿真器及快速仿真方法。电路版图结构是由位于顶点处的存储单元和其它位置上的存储单元的等效电路模型所构成。仿真方法步骤如下：步骤1，找到并保留位于...
张锋周玉梅黄令仪
文献传递
一个用于高速信号传输的对PVT变化不敏感的低功耗锁相环(英文)被引量：2
2008年
介绍了一个用于高速信号传输的低功耗锁相环.提出了一种新的开环校准方法.该校准通过上电时候进行的开环数字校准很大程度上减轻了工艺变化对电路的影响,相比以前的闭环校准方法,该方法可以显著缩短校准时间.在这个锁相环中采用了双环路的结构来获得对工艺、温度和环境变化不敏感的环路参数:例如衰减因子、相位裕度等.还设计了一种新的鉴频鉴相器,它内嵌了电平转换的功能,简化了电路.该PLL的设计通过小心的供电网络划分来降低电源噪声的耦合.设计的锁相环路在输出为1.6GHz的时候均方根抖动为3.1ps,而仅消耗约为1mA的电流.
杨祎杨丽琼张锋高茁黄令仪胡伟武
关键词：锁相环抖动
一种基于静态随机存储器的快速仿真器及方法
本发明涉及半导体存储器技术领域，特别是一种基于静态随机存储器(SRAM)的快速仿真器及快速仿真方法。电路版图结构是由位于顶点处的存储单元和其它位置上的存储单元的等效电路模型所构成。仿真方法步骤如下：步骤1，找到并保留位于...
张锋周玉梅黄令仪
文献传递
一种新的基于SRAM的快速综合技术被引量：1
2006年
对静态随机存储器(SRAM)全定制设计过程中的版图设计工作量大、重复性强的问题进行了分析,并在此基础上提出了一种新的应用于SRAM设计的快速综合技术。这种技术充分利用SRAM电路重复单元多的特点,在设计过程中尽可能把电路版图的硬件设计转换为使用软件来实现,节省了大量的版图设计和验证的时间,从而提高了工作效率。这种技术在龙芯Ⅱ号CPU的SRAM设计中得到了应用;芯片采用的是中芯国际0.18μm CM O S工艺。流片验证表明,该技术对于大容量的SRAM设计是较为准确而且有效的。
张锋周玉梅黄令仪
关键词：版图设计网表
深亚微米VLSI设计中的Crosstalk问题分析及消除
2004年
随着特征尺寸降低到0.18μm以下,crosstalk日渐成为影响芯片设计成功与否的关键问题。本文分析了的深亚微米VLSI设计中由耦合电容造成的信号间的crosstalk问题,给出了一种峰值噪声电压的估计模型,并结合“龙芯一号”的设计,讨论了利用EDA工具解决crosstalk问题的流程。
陈守顺黄令仪蒋见花胡伟武
关键词：VLSICROSSTALK耦合电容
全选 清除 导出
共3页<123>
聚类工具0