薛兵
- 作品数：13 被引量：26H指数：3
- 供职机构：中国电子科技集团公司第四十六研究所更多>>
- 相关领域：电子电信电气工程一般工业技术机械工程更多>>
- 低功耗VDMOS器件用硅外延片工艺研究被引量：2
- 2014年
- 文章采用化学气相沉积方法（CVD）在6英寸〈100〉晶向的重掺Sb硅衬底（0．01～O．02Ωｃｍ）上生长N／N＋型硅外延片，采用SRＰ扩展电阻测试测试外延层过渡区宽度，傅里叶光谱仪测试外延层厚度，cv 汞探针测试仪测试外延层电阻率；制备外延层厚度56μm、电阻率1312·ｃｍ的硅外延片，并通过展宽外延层过渡区由4μm增长至13μｍ，有效降低外延片串联电阻，从而实现VDMOS器件的导通电阻由4．37Ω降低至3．59Ω，VDMOS器件导通电阻降幅达到17．85％.
- 高航王文林薛兵李扬李明达
- 关键词：VDMOS
- 120 V超快软恢复二极管用大尺寸硅外延材料工艺研究被引量：3
- 2017年
- 硅外延材料具有厚度和电阻率能精确调控、结晶完整性良好的优势,能够有效降低功耗,改善击穿电压,广泛应用于半导体分立器件。外延层厚度、电阻率、均匀性、晶格质量等参数指标直接决定了所制分立器件的良率和性能。通过研究平板式外延炉的热场和流场分布对材料均匀性的调制规律,在150 mm的大尺寸硅单晶衬底上化学气相沉积了高均匀性的硅外延材料。利用原子力显微镜(AFM)、傅里叶变换红外光谱仪(FTIR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延材料的表面形貌、平整度、微粗糙度、厚度、电阻率、均匀性等参数。最终制备的外延材料的厚度和电阻率片内标准偏差均小于2%,而且表面无雾、滑移线等缺陷。制备的高均匀性的外延材料在应用于耐压为120 V的超快软恢复二极管后,解决了边缘电压低击穿现象,显著提升了器件的产出良率。
- 李明达陈涛薛兵
- 关键词：硅外延材料均匀性化学气相沉积
- 外延过渡区对肖特基二极管I-V特性的影响
- 2014年
- 本文采用化学气相沉积(CVD)方法,利用平板式外延炉,在6英寸<111>晶向,2×10-3Ω·cm重掺As衬底上,生长厚度11μm、电阻率1.6Ω·cm的N/N+型硅外延片,作为100V肖特基二极管的衬底材料;实验中,利用SRP、FTIR、CV等测试方法,对材料的电学参数、几何参数以及过渡区形貌进行了测试分析,通过对比不同过渡区结构对肖特基器件I-V特性的影响,总结出外延过渡区与肖特基二极管I-V特性的对应关系,作为材料制备的理论支撑。
- 陈涛王文林薛兵
- 关键词：硅外延片肖特基二极管过渡区I-V特性
- CCD成像器件用P型外延材料的工艺研究被引量：4
- 2014年
- CCD成像器件作为大面阵高集成度器件,对外延材料的均匀性,特别是P型材料的电阻率均匀性,提出更高要求。本文主要介绍了CCD成像器件用硅外延片的一种实用生产工艺,利用PE-3061D平板式外延炉在6英寸、<100>晶向、电阻率小于0.02Ω·cm的重掺B硅衬底上化学气相沉积(CVD)所需硅外延层。通过C-V测试方法对外延材料的电阻率均匀性进行测试分析,通过变流量吹扫和提高赶气温度的工艺方法显著提高外延材料的均匀性,最终得到满足CCD成像器件设计要求的P/P+结构硅外延片。
- 李杨王文林薛兵高航
- 关键词：硅外延片
- 平板式外延炉大尺寸硅外延层的均匀性调控被引量：9
- 2017年
- 硅外延层是在硅单晶抛光衬底上采用化学气相沉积方法生长的一层单晶硅薄膜。本实验以150 mm的大尺寸硅抛光片为衬底生长高均匀性外延层,结合傅里叶变换红外线光谱分析(FT-IR)、电阻率测试仪等测试设备对外延层电学参数进行了分析。对平板式外延炉的流场、热场与厚度、电阻率均匀性的相互作用规律进行了研究,最终制备出表面质量良好、片内和片间不均匀性小于1%的外延层。
- 李明达陈涛李普生薛兵
- 关键词：硅外延层化学气相沉积均匀性
- 功率VDMOS用硅外延材料的制备被引量：3
- 2011年
- 介绍了一种实用的VDMOS器件用硅外延片生长技术,该技术使用PE-2061S外延设备,通过特有的工艺技术,在直径0.12m重掺锑(Sb)衬底上,完成了高阻厚层N型外延片的生长。外延层厚度大于74μm,电阻率大于27Ω.cm,其厚度、电阻率及结晶质量等参数都得到了很好的控制,其中部分技术参数达到了国际先进水平。结果表明,该外延材料完全满足VDMOS器件的制作需要。
- 薛兵
- 关键词：半导体技术VDMOS自掺杂过渡区
- 桶式外延炉吹扫工艺改善外延层电阻率均匀性的研究被引量：1
- 2013年
- 随着硅外延片在器件制造领域应用的不断扩展,对用于制作器件的外延片的要求也越来越高,其中最重要的是准确控制外延层电阻率及其均匀性。由于衬底自掺杂与系统杂质因素的影响,使得外延层电阻率的控制十分困难,同时电阻率均匀性也大大降低。通过对外延生长过程中外延层表面气体边界层的原理进行分析,提出了变流量吹扫工艺,减少边界层中杂质浓度,制备出电阻率均匀性好的外延片。
- 王文林薛兵殷海丰
- 关键词：硅外延边界层自掺杂
- PIN二极管用硅外延材料被引量：1
- 2007年
- 介绍了研制适用于大功率PIN二极管的硅外延材料的工艺过程,采用CVD化学气相外延生长技术,对硅源流量与掺杂剂浓度的精确控制,实现了快速外延生长和高浓度掺杂。通过大量实验,利用4.0μm/min的生长速率得到了掺杂浓度为2.0×1019cm-3的超高浓度的掺杂外延层,其外延层表面光亮,满足了PIN二极管的使用要求。
- 殷海丰徐永宽薛兵
- 关键词：PIN二极管电阻率掺杂剂
- 质量成本控制——减少硅外延电阻率测试频次的实验研究
- 2020年
- 质量成本包括预防成本、鉴定成本、内部损失成本和外部损失成本等内容,通过数据分析讨论减少硅外延电阻率测试频次的可行性。经分析发现,在LPE3061D外延炉批量生产硅外延片的过程中,掺杂效率稳定,产品在正常生产过程中,整批次的掺杂剂用量调节幅度相对较小,由其引起的电阻率变化不会大幅度超出控制线。以此为依据将测试频次由每24片测试1片更改为每48片测试1片,按产量统计每年可节省约4 000片硅抛光片,降低鉴定成本约40万元,并且提高了硅外延片出片率。
- 李杨薛兵唐发俊
- N型硅外延片表面状态对肖特基接触的影响被引量：1
- 2017年
- 本文采用化学气相沉积(CVD)方法,利用平板式外延炉,在5英寸<111>晶向,2×10-3Ω·cm重掺As衬底上,生长N/N+型硅外延;试验中采用电容-电压方法,利用汞探针CV测试仪,通过金属汞与硅外延片表面接触形成肖特基势垒,测试势垒电容并转换为外延层载流子浓度和电阻率,实现对外延层电阻率的测量。在此过程中,我们研究了自然氧化、H2O2水浴、紫外照射三种氧化方法,处理硅外延片表面,形成10~15A的氧化层,并对比分析了三种氧化方法所形成的硅外延片表面状态,以及对电阻率测试结果的影响。通过实验对比,H2O2水浴方法,获得的硅外延片表面最为稳定,重复测试标准差<±1%。
- 薛兵陈涛
- 关键词：硅外延片电阻率势垒电容
