2024年8月6日
星期二
|
欢迎来到维普•公共文化服务平台
登录
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
张勇
作品数:
2
被引量:14
H指数:2
供职机构:
解放军电子工程学院
更多>>
发文基金:
军内科研计划重点项目
更多>>
相关领域:
电子电信
更多>>
合作作者
李东生
解放军电子工程学院
王昌林
解放军电子工程学院
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
中文期刊文章
领域
2篇
电子电信
主题
2篇
电路
2篇
集成电路
2篇
CMOS集成
2篇
CMOS集成...
1篇
低功耗
1篇
低功耗设计
1篇
低噪
1篇
低噪声
1篇
低噪声放大器
1篇
射频CMOS
1篇
功耗
1篇
功耗分析
1篇
功耗设计
1篇
放大器
1篇
CMOS
机构
2篇
解放军电子工...
作者
2篇
王昌林
2篇
张勇
2篇
李东生
传媒
1篇
微计算机信息
1篇
舰船电子工程
年份
2篇
2006
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
一种射频CMOS低噪声放大器的设计
被引量:4
2006年
应用TSMC0.35um CMOS工艺模型,设计了可应用于无线通信系统的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.65dB,增益高于20dB。
王昌林
李东生
张勇
关键词:
CMOS集成电路
低噪声放大器
CMOS集成电路功耗分析及其优化方法
被引量:10
2006年
电子产品功耗的大小不仅限制了便携设备电池使用时间,也在一定程度上影响着设备性能。研究降低功耗的电路设计技术意义重大。CMOS集成电路功耗的物理来源主要有两种:由于CMOS管工作状态变化而引起的动态功耗和由于漏电流而产生的静态功耗。针对决定功耗大小的具体因素,从制造工艺和具体设计角度,讨论了几种降低CMOS集成电路功耗技术。
王昌林
张勇
李东生
关键词:
集成电路
低功耗设计
CMOS
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张