叶波
- 作品数：32 被引量：39H指数：4
- 供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
- 相关领域：电子电信自动化与计算机技术电气工程更多>>
- 高级综合中分配的一种新方法─—最小生命周期边缘算法
- 1996年
- 提出了高级综合中最小生命周期的分配算法，通过对存储和功能单元分配的统筹考虑，使分配达到了很好的效果．采用变量生命周期前端和末端交替选取的迭代方法，理论和实例上对于只有一种功能单元类型的ＣＤＦＧ提高了算法速度和分配效果．
- 胡军叶波张一鸣孙承绶
- 关键词：硬件描述语言生命周期VLSI
- 实用BiCMOS倒相器可测性设计
- 1995年
- BiCMOS电路由于具有Bipolar和CMOS的优点,即高集成度、大驱动能力和高速等优点,而且其工艺与CMOS工艺兼容,在高速和数模混合的集成电路中得到了广泛的应用.但随着集成电路规模的增大,尤其是BiCMOS电路本身的复杂性,测试时间、测试图形生成时间及所需数据量均增加很快,测试成本随之增高,因而研究BiCMOS电路的可测性设计方法是很有必要的.目前,关于BiCMOS电路的可测性设计方法还不多见.Salama与Elmasry提出的方法虽然能够测出电路的常见故障,但这种方法占用芯片面积大,故障覆盖率不高,当电路规模很大时难以使用.
- 叶波郑增钰
- 关键词：BICMOS倒相器可测性设计BICMOS电路集成电路
- 单链扫描可测性设计中存储元件的排序被引量：1
- 1995年
- 本文提出了扫描设计中存储元件在扫描链中的最优排序方法。采用交迭测试体制和区间法能快速求出最优解。对于确定的测试向量集，用该方法构造的扫描链能使电路总的测试时间最少。
- 叶波郑增钰
- 关键词：CAD集成电路存储元件排序
- 8位精度200MHz流水线结构CMOS电压比较器被引量：2
- 1997年
- 提出了一种新颖的高速ＣＭＯＳ电压比较器的电路结构，它由一个差分输入级、两级串接的ＣＭＯＳ锁存电路和两个ＣＭＯＳ倒相器所组成，并且在外部的三相不交叠时钟信号控制下进行流水线操作。整个电路根据标准的双层铝布线１．５μｍ、ｎ阱工艺设计规则和工艺参数进行设计，版图面积为１００μｍ×８０μｍ。整个电路在５Ｖ单电源供电条件下进行具有８位精度的电压比较工作，在以最大采样频率（２００ＭＨｚ）工作时，功耗仅为１．
- 郭辉叶波郑增钰
- 关键词：比较器CMOS锁存器放大器
- ASIC的实现技术
- 1995年
- 本文介绍专用集成电路（ＡＳＩＣ）的发展以及ＡＳＩＣ的半定制实现技术。
- 叶波郑增钰
- 关键词：ASIC专用集成电路集成电路
- 部分扫描可测性设计的最优实现被引量：1
- 1997年
- 提出了部分扫描可测性设计的最优实现方法，包括扫描触发器的选取、组合功能块的划分。
- 叶波韦和民郑增钰
- 关键词：触发器
- JUGFET结构及其特性
- 1994年
- 本文叙述了ＪＵＧＦＥＴ的基本原理，介绍了它的器件结构和伏安特性，在此基础上提出了它的互补结构，分析了它的输出特性，同时简单介绍了它在集成电路中的应用。
- 叶波
- 关键词：场效应晶体管
- 一种基于模糊逻辑的加热控制器被引量：1
- 1998年
- 设计了一种用于加热的模糊控制器。用ＶｅｒｉｌｏｇＨＤＬ语言在行为级上描述了加热器的功能，用ＦＰＧＡ验证了电路的功能，然后综合至门级，用１．２μｍ两层金属布线标准单元库进行自动布局布线直至生成版图。结果表明，采用该方法可增加设计的灵活性，缩短了设计周期。电路最高工作频率达２５ＭＨｚ，可用于高速实时控制。
- 申立坤叶波郑增钰
- 关键词：专用集成电路模糊逻辑控制器FPGA
- 扫描设计中扫描链的优化被引量：1
- 1996年
- 提出了扫描法可测性设计中扫描链的优化方法。采用交迭测试体制和区间法能快速求出最优解。对于确定的测试向量集，用该方法构造的扫描链能使电路总的测试时间最少。
- 叶波郑增钰
- 关键词：扫描链可测性集成电路
- 可测性设计技术的进展被引量：2
- 1994年
- 叙述了可测性设计技术的发展及已取得的可行的可测性设计方法，并指出了今后的研究方向。
- 叶波郑增钰
- 关键词：可测性集成电路
