您的位置： 专家智库 > >

邓让钰

作品数：114 被引量：39H指数：3
供职机构：国防科学技术大学更多>>
发文基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项更多>>
相关领域：自动化与计算机技术电子电信文化科学更多>>

合作作者

文献类型

  • 69篇专利
  • 23篇会议论文
  • 20篇期刊文章

领域

  • 53篇自动化与计算...
  • 9篇电子电信
  • 1篇文化科学

主题

  • 51篇处理器
  • 23篇多核
  • 20篇微处理器
  • 14篇缓存
  • 11篇报文
  • 11篇存储器
  • 10篇多核处理
  • 10篇多核处理器
  • 10篇网络
  • 9篇流水线
  • 8篇一致性
  • 8篇硬件
  • 8篇互连
  • 8篇寄存器
  • 7篇队列
  • 7篇多线程
  • 7篇时钟
  • 7篇总线
  • 7篇线程
  • 6篇电路

机构

  • 109篇国防科学技术...
  • 3篇国防科技大学
  • 1篇湖南大学
  • 1篇中南大学
  • 1篇中国舰船研究...

作者

  • 112篇邓让钰
  • 55篇周宏伟
  • 47篇曾坤
  • 47篇张英
  • 39篇窦强
  • 38篇李永进
  • 36篇晏小波
  • 36篇谢伦国
  • 34篇衣晓飞
  • 25篇杨乾明
  • 24篇冯权友
  • 22篇邢座程
  • 21篇马卓
  • 21篇陈海燕
  • 20篇王永文
  • 18篇张民选
  • 18篇王勇
  • 14篇励楠
  • 13篇蒋江
  • 10篇孙彩霞

传媒

  • 7篇计算机工程与...
  • 5篇国防科技大学...
  • 5篇第十七届计算...
  • 4篇第九届计算机...
  • 3篇2004年全...
  • 3篇第十三届全国...
  • 2篇计算机研究与...
  • 2篇计算机工程与...
  • 2篇第十届计算机...
  • 1篇电子学报
  • 1篇计算机学报
  • 1篇上海交通大学...
  • 1篇计算机工程
  • 1篇第八届计算机...
  • 1篇第十五届计算...
  • 1篇第十八届计算...

年份

  • 1篇2024
  • 4篇2023
  • 5篇2022
  • 4篇2021
  • 3篇2020
  • 1篇2019
  • 3篇2018
  • 5篇2017
  • 1篇2016
  • 12篇2015
  • 5篇2014
  • 14篇2013
  • 11篇2012
  • 4篇2011
  • 1篇2010
  • 4篇2009
  • 1篇2008
  • 4篇2007
  • 7篇2006
  • 8篇2005
共 114 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种基于分组LRU的Cache替换算法
一种基于分组LRU的Cache替换算法，其步骤为：（1）设置全局的轮转优先级寄存器global_state：global_state作为Cache中各组轮转优先级的标志，如果其中一个位置为1则代表着与该位置对应的组具有最...
衣晓飞李永进邓让钰晏小波周宏伟张英窦强曾坤谢伦国马卓
文献传递
用于共享存储多核多线程处理器硬件锁的验证方法
本发明公开了一种用于共享存储多核多线程处理器硬件锁的验证方法，实施步骤如下：1）初始化设置同步线程数目、线程访问存储器的最大访问次数；2）构造用于操作共享存储多核多线程处理器硬件锁的同步操作模块；3）根据所述同步线程数目...
廖湘科李春江杜云飞晏小波隋兵才邓让钰王永文杨灿群窦强徐炜遐卢凯
文献传递
一种支持长短两种报文格式的重传缓冲装置
本发明公开一种支持长短两种报文格式的重传缓冲装置，包括：重传缓冲区；接收模块，用于接收发送给物理层的物理微片，识别所述物理微片所属报文类型；状态机控制模块，用于通过写状态机根据所述物理微片所属报文类型控制在所述重传缓冲区...
周宏伟王勇杨乾明冯权友曾坤张英励楠张见邓让钰杨茂望
面向板级高速总线的写报文前瞻处理方法及装置
本发明公开了一种面向板级高速总线的写报文前瞻处理方法及装置，方法包括接收链路层的写报文，进行校验并设置错误标志位，校验不通过则请求重传；识别写报文的写命令和写数据，通过FIFO队列缓存并输出给报文的后续处理逻辑；同时检测...
邓让钰周宏伟曾坤张英杨乾明冯权友李永进王勇晏小波杨俊
文献传递
众核处理器访存链路接口的FPGA验证被引量：2
2018年
面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。
周宏伟徐实王忠奕杨乾明冯权友邓让钰窦强
关键词：现场可编程门阵列
一种面向向量处理器的三角矩阵乘法向量化方法
本发明公开了一种面向向量处理器的三角矩阵乘法向量化方法，其步骤为：步骤1：将被乘数三角矩阵T中的三角矩阵元素按行连续存储；步骤2：根据向量处理器的向量处理单元个数和向量处理单元的MAC部件个数对乘数矩阵B按列划分为若干个...
刘仲窦强郭阳邓让钰田希龚国辉唐遇星王永文彭元喜陈海燕胡封林陈磊
文献传递
一种硬件预取机构及其对系统影响的研究被引量：5
2001年
存储器访问延迟已经成为高性能微处理器性能发挥的关键障碍之一。预取是隐藏访存延迟的重要手段 ,其通常做法是显式执行指令将数据在实际使用前先行取到离微处理器较近的地方 ,但是这种方法增加了程序设计人员的负担。本文提出了一种硬件预取方法 ,即在存储控制器中设计一个VPFB机构用来隐藏访存延迟 。
邓让钰谢伦国肖立权
关键词：微处理器CPU
高速流水线中长延时多端口SRAM的快速访问方法
本发明公开了一种高速流水线中长延时多端口SRAM的快速访问方法，要解决的技术问题是提供一种对多端口SRAM的快速访问方法，提高数据的访问效率，提升流水线的总体性能。技术方案是设计一套时钟产生电路、SRAM端口选择器、SR...
邓让钰戴泽福张明陈海燕马驰远周宏伟邢座程蒋江冀蓉谈民彭元喜穆长富衣晓飞
文献传递
标记与数据不对称的目录与高速缓存融合装置及应用方法
本发明公开了一种标记与数据不对称的目录与高速缓存融合装置及应用方法，本发明装置包括均采用组相联设计且不对称的标记阵列和数据阵列，所述标记项存储有目录项的共享列表向量以用于记录该标记项对应的数据项在上层高速缓存中的分布情况...
曾坤金辉杨乾明张剑锋邓让钰龚锐张英石伟冯全友刘威王勇厉楠张见付文文
面向高性能处理器的混合型FIFO数据存储方法及装置
本发明公开了一种面向高性能处理器的混合型FIFO数据存储方法及装置，装置包括RAM存储器、选择器、寄存器组和FIFO控制器，FIFO写数据端口分别与RAM存储器的输入端、选择器的一个输入端相连，RAM存储器输出端与选择器...
周宏伟张见曾坤杨乾明张剑锋冯权友张英王勇励楠邓让钰乔寓然龚锐石伟刘威王永文王蕾
文献传递
全选 清除 导出
共12页<12345678910>
聚类工具0