2024年11月24日
星期日
|
欢迎来到维普•公共文化服务平台
登录
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
李彦铭
作品数:
2
被引量:0
H指数:0
供职机构:
中国电子科技集团第五十八研究所
更多>>
相关领域:
电子电信
更多>>
合作作者
刘明峰
中国电子科技集团第五十八研究所
侯卫华
中国电子科技集团第五十八研究所
王成
中国电子科技集团第五十八研究所
朱玮
江苏大学电气信息工程学院
于宗光
中国电子科技集团第五十八研究所
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
国内会议论文
领域
2篇
电子电信
主题
1篇
电路
1篇
电路设计
1篇
电路设计技术
1篇
动态电路
1篇
抗辐射
1篇
抗辐射加固
1篇
加法器
1篇
VLSI
1篇
FPGA
1篇
FPGA电路
1篇
ISC
1篇
乘法器
机构
2篇
中国电子科技...
1篇
江苏大学
作者
2篇
李彦铭
2篇
刘明峰
1篇
于宗光
1篇
朱玮
1篇
王成
1篇
侯卫华
传媒
2篇
中国电子学会...
年份
2篇
2007
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
基于ISCA算法的多级级联结构并行FIR滤波器
基于快速迭代短卷积算法(ISCA),实现了一种多级级联结构的新型并行FIR滤波器,在增加一定量的加法器和延迟单元等弱运算强度单元的情况下,大大减少使用的乘法器数量。对于规模越大的并行FIR,采用这种新型结构可节省越多的乘...
王成
侯卫华
李彦铭
刘明峰
于宗光
关键词:
VLSI
加法器
乘法器
文献传递
基于0.5μm SOI CMOS工艺的FPGA电路设计技术
本文介绍了基于我所0.5um SOI CMOS工艺技术平台的万门级FPGA电路的设计。结合FPGA电路自身的特点,对电路从标准体硅CMOS工艺迁移到SOI CMOS工艺过程中,采用抗辐射加固的设计方法,在逻辑、版图以及可...
刘明峰
朱玮
李彦铭
洪根深
肖志强
朱里嘉
郭良权
王成
关键词:
动态电路
FPGA电路
电路设计
抗辐射加固
文献传递
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张