您的位置: 专家智库 > >

周影辉

作品数:9 被引量:6H指数:1
供职机构:南京航空航天大学自动化学院更多>>
发文基金:中国航空科学基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 5篇专利
  • 3篇期刊文章
  • 1篇学位论文

领域

  • 3篇自动化与计算...
  • 1篇电子电信

主题

  • 4篇电路
  • 4篇可逆逻辑
  • 4篇触发器
  • 3篇可逆
  • 2篇移位寄存器
  • 2篇输出信号
  • 2篇损耗
  • 2篇能耗
  • 2篇能量损耗
  • 2篇脉冲分配器
  • 2篇寄存器
  • 1篇异或
  • 1篇在线检测
  • 1篇设计方法
  • 1篇时序逻辑电路
  • 1篇输入信号
  • 1篇数字电路
  • 1篇数字系统
  • 1篇系统能耗
  • 1篇量子

机构

  • 9篇南京航空航天...

作者

  • 9篇周影辉
  • 8篇王友仁
  • 4篇张培喜
  • 3篇张砦

传媒

  • 1篇电子学报
  • 1篇南京航空航天...
  • 1篇电子设计工程

年份

  • 2篇2014
  • 3篇2013
  • 4篇2012
9 条 记 录,以下是 1-9
排序方式:
基于可逆主从D触发器的八位二进制加法计数器
本发明公开一种基于可逆主从D触发器的八位二进制加法计数器,包括8个可逆主从D触发器和7个用于复制信号的FG门。此结构可解决不可逆电路运算中因信息位的丢失而带来的能量损耗问题,大大降低了电路的功耗。
王友仁周影辉张培喜张砦
文献传递
一种基于可逆逻辑的数据传输错误在线检测与自纠正电路
本发明公开了一种基于可逆逻辑的数据传输错误在线检测与自纠正电路,其特征在于,包括数据发送电路、错误检测电路和错误纠正电路,待处理输入信号依次经过所述的数据发送电路、错误检测电路和错误纠正电路处理得到修正信号。本发明的基于...
王友仁张培喜周影辉
文献传递
一种可在线错误检测的可逆容错乘法器
本发明公开了一种可在线错误检测的可逆容错乘法器,包括四位可逆容错乘法器电路和检测电路,其中,所述的检测电路包括输入信号复制电路、输出信号复制电路、输入信号异或和电路、输出信号异或和电路和错误检测器;其中,输入信号复制电路...
王友仁张培喜周影辉张砦
文献传递
一种基于量子可逆逻辑门的主从RS触发器
本发明公开了一种基于量子可逆逻辑门的主从RS触发器,其特征在于,包括一个时序信号控制单元、第一输入信号处理单元、第二输入信号处理单元、一个主RS触发器和一个从RS触发器,所述时序信号控制单元的输出信号一部分经过第一输入信...
王友仁周影辉张培喜张砦
文献传递
基于可逆逻辑电路的脉冲分配器设计
2013年
可逆逻辑电路能大幅度降低能耗,越来越受到研究人员重视。运用可逆逻辑电路对传统脉冲分配器进行可逆设计,并提供了物理实现方法。首先对传统的脉冲分配器中的触发器和计数器进行可逆设计,然后将传统脉冲分配器的中的计数器进行替换,最后将可逆计数器和译码器级联,从而构建可逆脉冲分配器。仿真结果表明实现了脉冲分配器的功能。
周影辉王友仁
关键词:D触发器
基于KFDD的可逆逻辑电路综合设计方法被引量:6
2014年
可逆逻辑作为量子计算,纳米技术,低功耗设计等新兴技术的基础,近年来得到了越来越多的关注和研究.然而,大多数可逆逻辑综合方法对函数真值表表达形式的依赖使得综合电路规模受到了限制.决策图作为一种更加简洁的布尔函数表示方法,其为可逆逻辑综合提供了另一种途径.本文基于Kronecker函数决策图(KFDD)提出了一种适合于综合大规模电路的综合方法.该方法利用KFDD描述功能函数,以局部最优的方式从三种节点分解方法中寻找最优分解方法,并根据Kronecker函数决策图中不同类型的节点构建相应的可逆逻辑电路模块,最后将各节点替换电路模块实现级联得到结果电路.以可逆基准电路为例,对该方法进行了验证.实验结果表明,该方法能以较低的代价实现对较大规模函数的可逆逻辑电路综合.
王友仁沈先坤周影辉
可逆逻辑电路综合与故障检测方法研究
可逆逻辑电路是低功耗设计和量子信息科学的重要基础,在低功耗CMOS技术和纳米技术中有着重要的发展前景。本文对可逆逻辑电路的综合方法和故障检测修复方法等相关内容作了研究,主要工作内容如下:  (1)基于Kronecker函...
周影辉
关键词:故障检测脉冲分配器
文献传递
基于可逆移位寄存器的四位可逆串/并行加法器
本发明公布了基于可逆移位寄存器的四位可逆串/并行加法器,包括两个四位可逆并行存取移位寄存器、一个四位可逆加法器、一个五位可逆移位寄存器、一个可逆加法单元、一个可逆输出控制单元以及两个用于复制信号的F2G门和一个FG门。本...
王友仁沈先坤周影辉
文献传递
基于可逆触发器的可逆移位寄存器设计方法
2014年
为了进一步提高可逆时序逻辑电路设计方法的通用性和改善可逆电路性能指标,以可逆主从D触发器为基本单元,通过将时钟信号及垃圾位信号级联再利用,提出了一种可逆串行移位寄存器优化设计方案。在此基础上,通过目标函数构造及变换构建带有移位控制的单元模块,设计了满足串行输入串/并行输出功能的n位可逆双向移位寄存器。设计结果表明,采用方法所设计的可逆移位寄存器具有较优的性能指标,且对于双向移位寄存器综合具有较好的通用性。
王友仁沈先坤周影辉
共1页<1>
聚类工具0