何道君
- 作品数：4 被引量：9H指数：1
- 供职机构：北方科技信息研究所更多>>
- 相关领域：电子电信自动化与计算机技术自然科学总论更多>>
- 基于边界控制的安全SoC芯片硬件结构设计
- 2013年
- 为满足大批量数据处理和信息安全的需要,基于通用处理器与专用密码协处理器设计了一款异构多核安全SoC芯片。在分析了高性能SoC主要结构和安全问题的基础上,融合安全硬件结构及边界控制思想,设计了密码服务区和应用开发区分离的多层安全SoC芯片硬件架构。对比不同权限电路设计方案后,采用真值表方法设计专用安全控制单元来实现两个区域的硬件隔离,并根据SoC芯片受到的安全威胁设定安全拦截规则。采用EDA工具进行仿真实验,结果表明安全控制单元能够有效拦截应用开发区对密码服务区的非法访问,保护芯片的安全而且产生的延迟较小。
- 赵峰徐进辉戴紫彬何道君
- 关键词：异构多核片上总线
- 基于IP核的PCI Express接口被引量：8
- 2009年
- 提出一种基于IP核的PCI Express接口设计方案,采用分层的体系结构,具有高性能、高可靠性、软件兼容等特点。在Xilinx公司的xc5vlx30t FPGA器件中,运用PCI Express硬核端点模块,设计并实现了PCI Express总线接口,同时在接口内部设计了DMA控制器。仿真实验结果表明,该接口能够有效提高总线的数据传输速率,充分发挥总线的性能。
- 徐天何道君徐金甫
- 关键词：PCIEXPRESS总线现场可编程门阵列DMA控制器IP核
- SoC测试中IP核透明路径的构建被引量：1
- 2009年
- 大量IP核复用于SoC中,给IP核的测试复用带来困难。该文给出一种基于透明路径的测试访问机制构建方法,对PARWAN处理器构建透明路径。实验结果表明,增加透明路径后的PARWAN处理器只增加少量占用的资源。将构建了透明路径的PARWAN处理器作为测试访问机制应用于SoC中,对其他IP核进行测试,能减少测试向量施加时间。
- 王飞谭明何道君徐金甫
- 关键词：测试访问机制
- PCI Ezpress接口设计技术研究
- PCI Express总线是第3代I/O技术,是一种全新的串行总线技术.它采用分层的体系结构,具有高性能、高可靠性、软件兼容等特点.本文提出了一种实现PCI Express总线接口的方法,在Xilinx公司xc5vlx3...
- 徐天徐金甫何道君
- 关键词：现场可编程门阵列IP核串行总线总线接口接口设计
- 文献传递
