赵庆哲
- 作品数：7 被引量：3H指数：1
- 供职机构：中国电子科技集团公司更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 用Design Compiler进行逻辑综合概述被引量：1
- 2010年
- 逻辑综合是RTL到GDSII设计流程中非常关键的一步。理解逻辑综合的过程,掌握逻辑综合的策略,是进行逻辑综合的前提条件。给目标设计施加完整的综合约束,创建逻辑综合脚本,分析综合结果,是进行逻辑综合过程中必要的步骤。
- 杨光赵庆哲
- 关键词：逻辑综合
- 总线型的中央处理器
- 本发明公开一种总线型的中央处理器，包括控制器、至少一个功能模块、总线和总线控制单元，其中：所述总线连接所述控制器与所述功能模块；所述总线控制单元连接所述总线，根据所述控制器与所述功能模块交互的信息类型选择相应的总线用于所...
- 赵庆哲牛英山
- 文献传递
- 在IC设计中应用STA处理时序问题的方法被引量：1
- 2014年
- 当代数字IC的设计规模和复杂性在不断增加,验证工作也越来越困难,特别是静态时序分析在此背景下变得尤为重要。目前业界普遍采用自动化的设计方式,通过应用工具软件,来对设计时序进行分析。主要探讨了在IC设计当中对于时序违例的一些处理方法。
- 孙佳佳赵庆哲
- 关键词：数字IC静态时序分析
- 逻辑综合在数字IC设计中的应用被引量：1
- 2013年
- 随着数字IC的规模和复杂性不断增加,数字IC设计的难度也在加大,为了更好地进行数字IC设计,业界普遍采用了自动化的设计方式,通过应用工具软件,将IC设计的效率极大地提高。主要探讨了在IC设计当中逻辑综合方面的问题。
- 赵庆哲王兆勇
- 关键词：数字IC逻辑综合IC设计
- 一种芯片设计中异步时钟同步化约束方法
- 本发明涉及一种芯片设计过程中的异步时钟的同步化约束的新理论方法。针对MCU及SOC规模的芯片电路设计，不可避免地大量存在异步时钟的情况下，在对设计进行时序约束的时候，采用同步化的概念和思想，将设计中异步时钟约束做同步归一...
- 赵庆哲
- 文献传递
- 一种芯片设计中异步时钟同步化约束方法
- 本发明涉及一种芯片设计过程中的异步时钟的同步化约束的新理论方法。针对MCU及SOC规模的芯片电路设计，不可避免地大量存在异步时钟的情况下，在对设计进行时序约束的时候，采用同步化的概念和思想，将设计中异步时钟约束做同步归一...
- 赵庆哲
- 总线型的中央处理器
- 本发明公开一种总线型的中央处理器，包括控制器、至少一个功能模块、总线和总线控制单元，其中：所述总线连接所述控制器与所述功能模块；所述总线控制单元连接所述总线，根据所述控制器与所述功能模块交互的信息类型选择相应的总线用于所...
- 赵庆哲牛英山
- 文献传递
