您的位置: 专家智库 > >

王亚斌

作品数:3 被引量:6H指数:1
供职机构:复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
发文基金:国家自然科学基金国家高技术研究发展计划更多>>
相关领域:电子电信更多>>

文献类型

  • 3篇中文期刊文章

领域

  • 3篇电子电信

主题

  • 2篇阵列
  • 2篇现场可编程
  • 2篇FPGA
  • 1篇电路
  • 1篇电路结构
  • 1篇数据配置
  • 1篇现场可编程逻...
  • 1篇现场可编程门...
  • 1篇门阵列
  • 1篇可编程逻辑
  • 1篇可编程逻辑阵...
  • 1篇可编程门阵列
  • 1篇可重构
  • 1篇RESOUR...
  • 1篇ROUTIN...
  • 1篇CHIP
  • 1篇DESIGN...
  • 1篇FDP
  • 1篇PROGRA...

机构

  • 3篇复旦大学

作者

  • 3篇王亚斌
  • 3篇来金梅
  • 2篇王元
  • 2篇童家榕
  • 1篇王建
  • 1篇陈利光
  • 1篇余慧
  • 1篇屠睿
  • 1篇张火文
  • 1篇卢海舟
  • 1篇吴芳
  • 1篇申秋实
  • 1篇黄均鼐
  • 1篇潘光华
  • 1篇谢婧

传媒

  • 2篇复旦学报(自...
  • 1篇Journa...

年份

  • 1篇2010
  • 2篇2008
3 条 记 录,以下是 1-3
排序方式:
一种改进的用于FPGA快速部分配置的电路结构被引量:4
2008年
设计了一种可以对现场可编程逻辑阵列(FPGA)内部编程点单元进行快速和局部配置的集成电路结构.主要特点是:在采用指令集方式的32位数据总线结构上增设局部配置控制寄存器和地址译码逻辑,可以实现FPGA的快速局部配置;针对Xilinx Virtex系列FPGA中存在的"内存一致性"问题,提出了有效的解决方案.与Xilinx Virtex器件只能以帧为单位对内部编程点进行配置相比,该结构可以对FPGA内部任意一个编程点进行单独配置,具有更强的灵活性.
王亚斌王元来金梅
关键词:现场可编程逻辑阵列数据配置
用于FPGA快速重构的配置电路被引量:1
2010年
提出了一种适于FPGA芯片的快速重构配置电路,并在FDP2009Ⅱ-SOPCFPGA芯片里设计实现.其主要特点为:配置电路使芯片最小配置单元由Xilinx的Spartan和Virtex系列芯片的一帧变为32 bit,减少了重配置传送的配置数据,缩短了芯片重构时间.FDP2009-Ⅱ-SOPC FPGA采用SMIC0.13μm一层多晶八层金属工艺设计,芯片总面积为4.5 mm×6.3 mm,配置电路面积为1.7 mm^2.版图后仿真结果表明,配置电路能够正确的完成数据重配置功能,芯片重构时间是Xilinx公司的Virtex系列相同规模FPGA芯片的34%左右.
谢婧王亚斌来金梅童家榕
关键词:现场可编程门阵列可重构
Design and Implementation of an FDP Chip被引量:1
2008年
A novel Fudan programmable logic chip (FDP) was designed and implemented with a SMIC 0. 18μm CMOS logic process. The new 3-LUT based logic cell circuit increases logic density about 11% compared with a traditional 4-input LUT. The unique hierarchy routing fabrics and effective switch box optimize the routing wire segments and make it possible for different lengths to connect directly. The FDP contains 1,600 programmable logic cells, 160 programmable I/O, and 16kbit dual port block RAM. Its die size is 6. 104mm× 6. 620mm, with the package of QFP208. The hardware and software cooperation tests indicate that FDP chip works correctly and efficiently.
陈利光王亚斌吴芳来金梅童家榕张火文屠睿王建王元申秋实余慧黄均鼐卢海舟潘光华
共1页<1>
聚类工具0