您的位置: 专家智库 > >

李科祥

作品数:8 被引量:12H指数:2
供职机构:解放军信息工程大学信息工程学院更多>>
发文基金:国家高技术研究发展计划更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 7篇期刊文章
  • 1篇会议论文

领域

  • 7篇电子电信
  • 1篇自动化与计算...

主题

  • 2篇信号
  • 2篇延迟锁定环
  • 2篇直接序列码分...
  • 2篇码分
  • 2篇码分多址
  • 2篇多址
  • 2篇高阶
  • 2篇高阶累积量
  • 2篇MUSIC
  • 2篇WCDMA
  • 2篇DOA估计
  • 1篇信号处理
  • 1篇性能分析
  • 1篇移动通信
  • 1篇移动终端
  • 1篇圆阵
  • 1篇噪声
  • 1篇噪声抑制
  • 1篇阵列
  • 1篇阵列信号

机构

  • 6篇西南电子电信...
  • 4篇解放军信息工...
  • 4篇中国人民解放...

作者

  • 8篇李科祥
  • 6篇宋国文
  • 3篇吴瑛
  • 2篇白荣光
  • 1篇杨洪生

传媒

  • 2篇无线电通信技...
  • 2篇信息工程大学...
  • 1篇电讯技术
  • 1篇电子与信息学...
  • 1篇计算机工程与...
  • 1篇中国电子学会...

年份

  • 1篇2005
  • 2篇2004
  • 3篇2003
  • 1篇2001
  • 1篇1999
8 条 记 录,以下是 1-8
排序方式:
DOA估计中的高阶累积量应用方法被引量:6
2003年
高阶累积量由于对高斯噪声不敏感,在高分辨阵列信号处理中可用来提高参数估计的分辨性能。本文从一个统一的角度来研究基于高阶累积量的高分辨阵列信号处理方法,并就一种方法在阵列信号处理中的应用通过计算机仿真与基于二阶矩的方法进行了较全面的比较。
李科祥白荣光吴瑛宋国文
关键词:高阶累积量MUSIC
WCDMA高速上行变速率数据业务传输技术研究
2005年
论文分析了3GWCDMA系统使用较高传输速率支持上行变速率业务传输的接入约束模型,并利用该模型提出了一种上行方向支持WWW浏览业务的传输方案,给出了支持变速率传输的传输格式设计方案和接入控制规则,并仿真了不同可用系统负载情况下传输速率分布情况和系统拥塞概率。
杨洪生李科祥宋国文
关键词:3GWCDMA
基于内插与积分清除滤波的相干DLL性能分析被引量:1
2004年
提出一种基于内插与积分清除滤波的相干延迟锁定环(CDLL),用于直接序列码分多址(DS-CDMA)系统的伪随机码跟踪,并对其进行了性能分析。通过将该CDLL定时调整过程等效为一带反射壁的齐次马尔可夫链,导出了AWGN与多用户环境下定时误调整概率、定时均方根抖动、失锁概率以及平均失锁时间(MTLL)的表达式,最后给出了数值仿真结果,分析并指出本文的分析结果同样适应于单径衰落环境。该锁定环在WCDMA基站系统和移动终端的开发中得到应用。
李科祥宋国文
关键词:CDMA系统直接序列码分多址延迟锁定环
WCDMA移动终端用RAKE接收机结构与实现被引量:1
2003年
针对WCDMAFDD下行链路,提出了一种接收机结构。与传统接收机不同,该结构是根据多径来拉动(延时)输入信号,即根据多径把各径的信号延时对齐,而本地码的相位只需一个,来对多径支路解扩,并直接合并输出。该结构可进一步通过串行方法实现,大大减少硬件资源。由于采用全硬件技术,因此,便于ASIC集成。
李科祥宋国文
关键词:WCDMARAKE接收机ASIC
一种简单的OVSF码产生方法
本文设计了一种简单的OVSF码FPGA产生方法,该方法利用OVSF码的一组基,可控制产生任意一个OVSF码,及在不同的扩频因子下,控制产生不同的基,而这组基下的码由不同的码号来决定不同的基元素组合产生.这种码的产生方法通...
李科祥张效义胡捍英宋国文
关键词:FPGA正交可变扩频码移动通信扩频通信
文献传递
阵列信号处理中四阶累积量抑制非高斯噪声方法被引量:1
1999年
首先给出了抑制非高斯噪声的思路和方法,利用噪声的统计独立性,当四个随机变量有其中一个与其他统计独立时四阶累积量为零,这样在进行象MUSIC类算法的谱估计时,构造的累积量矩阵(首先应满足谱估计算法的要求)中累积量计算四个量不完全相同即可抑制非高斯噪声,从而提高谱估计的性能。就此以实验来说明如何应用以及实验结果分析与比较。
李科祥白荣光吴瑛
关键词:阵列信号处理累积量噪声抑制
基于高阶累积量的均匀圆阵对相干信号的DOA估计被引量:7
2003年
本文针对一种均匀圆阵列对相干信号的DOA估计所做的变换处理,引入高阶累积量来进行参数估计。此方法与基于协方差的方法进行了计算机模拟比较。
李科祥白荣光吴瑛宋国文
关键词:高阶累积量相干信号MUSIC
基于内插的全数字二元鉴相相干延迟锁定环
2004年
提出一种基于内插的全数字二元鉴相相干延迟锁定环(C-DDLL),用于直接序列码分多址系统上行链路伪随机码的跟踪,对AWGN、多用户于扰以及非理想内插影响下的环路跟踪性能进行了分析与计算机模拟,最后给出了数值结果及分析。
李科祥宋国文
关键词:鉴相延迟锁定环内插全数字AWGN直接序列码分多址
共1页<1>
聚类工具0