您的位置: 专家智库 > >

卢君明

作品数:9 被引量:20H指数:3
供职机构:交通大学更多>>
发文基金:美国国家科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 8篇期刊文章
  • 1篇学位论文

领域

  • 8篇电子电信
  • 1篇自动化与计算...

主题

  • 6篇功耗
  • 5篇电路
  • 4篇功耗估计
  • 3篇遗传算法
  • 3篇最大功耗估计
  • 2篇低功耗
  • 2篇全加器
  • 2篇BOOTH编...
  • 2篇CMOS
  • 1篇单元电路
  • 1篇低电压
  • 1篇低电压低功耗
  • 1篇低功耗设计
  • 1篇电压
  • 1篇因特网
  • 1篇时序电路
  • 1篇数论
  • 1篇平均功耗
  • 1篇组合电路
  • 1篇逻辑电路

机构

  • 8篇上海交通大学
  • 2篇西安电子科技...
  • 1篇复旦大学
  • 1篇交通大学

作者

  • 9篇卢君明
  • 6篇林争辉
  • 2篇舒妍
  • 1篇徐锋
  • 1篇胡鹏飞

传媒

  • 2篇上海交通大学...
  • 2篇微电子学
  • 1篇电子学报
  • 1篇计算机应用与...
  • 1篇固体电子学研...
  • 1篇西安电子科技...

年份

  • 1篇2004
  • 1篇2003
  • 4篇2002
  • 3篇2001
9 条 记 录,以下是 1-9
排序方式:
低电压低功耗全加器的研究设计被引量:6
2004年
采用传输管逻辑和低电压 XOR/XNOR结构 ,设计了一种新型的适用于低电源电压下工作的低功耗高速全加器电路。在 1 .8V工作电压下 ,获得了运算时间为 0 .85 lns,平均功耗 ( 5 0 MHz) 3.35 μW的良好特性。
卢君明徐锋胡鹏飞
关键词:低电压低功耗
基于Booth编码模乘模块RSA的VLSI设计被引量:3
2002年
在Montgomery模乘算法基础上 ,采用大数乘法器常用的Booth编码技术缩减Montgomery模乘法的中间运算过程 ,将算法迭代次数减为原来的一半 .同时采用省进位加法器作为大数加法的核心 ,使模乘算法中一次迭代的延迟为两个一位全加器的延迟 ,提高了处理器的时钟频率 .在 0 2 5 μm工艺下 ,对于10 2 4位操作数 ,可在 2 0 0MHz时钟频率下工作 ,其加密速率约为 178kbit/s .
舒妍卢君明
关键词:BOOTH编码VLSI设计因特网
CMOS电路平均功耗最小平方估计技术被引量:1
2002年
功耗估计是数字 VLSI设计中需要重点考虑的因数 .由于芯片管腿数的增加 ,通过穷举仿真获得电路平均功耗的方法也越来越不现实 .文中将最小平方估计方法应用于 COMS VLSI的平均功耗估计 .该方法与电路功耗的概率分布无关 ,而且是无偏估计 .在 ISCAS85基准电路上的仿真结果表明 ,新方法与 Monte Carlo方法相比 。
卢君明林争辉
关键词:CMOS电路平均功耗ULSI
基于DSP的高速RSA加解密实现
2002年
在开发RSA加解密算法用DSP实现的基础上,给出了几种提高RSA运算速度的方法,给出了一种高效的长整数求余算法,引入窗口法幂乘算法,并结合到求余算法中,最后提出了伪余数的概念。结果表明,经过引入上述方法,提高了RSA加解密算法的速度。
卢君明舒妍林争辉
关键词:DSP加解密算法数论公钥密码系统密码学
基于遗传算法的组合电路最大功耗估计被引量:2
2001年
用遗传算法来选择具有高功耗的输入模型 ,对电路进行仿真 ,实现组合电路的最大功耗估算 ,同时给出了基于统计的逻辑模拟最大功耗估计方法 .基于 ISCAS85基准电路的仿真表明 ,该方法在大规模门数时具有明显的优势 ,估算精度较高 ,且计算时间基本上电路逻辑门的线性关系 .
卢君明林争辉
关键词:最大功耗估计遗传算法
一种新型的晶体管级改进Booth编码单元电路被引量:3
2002年
文章提出了一种新的高速低功耗晶体管级改进 Booth编码单元电路。该电路组合了CMOS逻辑电路和传递管逻辑电路 ,采用高速低功耗 XOR和 XNOR电路 ,仅用了 30个晶体管就实现了改进 Booth编码。在 0 .35 μm的工艺条件下 ,HSPICE的仿真结果表明 ,电源电压 3.3V和频率 1 0 0 MHz条件下 ,该改进 Booth编码电路的延迟为 0 .34ns,平均功耗为 0 .1 3m W。
卢君明林争辉
关键词:晶体管单元电路BOOTH编码逻辑电路
CMOS VLSI电路最大功耗估计被引量:2
2001年
最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的 .由于电路功耗强依赖于其输入模式 ,对有大量管脚的CMOS组合或时序电路 ,不能采用穷举搜索 .本文用遗传算法来选择具有高功耗的输入及内部状态模型 ,在逻辑仿真基础上实现CMOS电路的最大功耗估算 .同时用逻辑仿真的统计方法来衡量获得最大功耗的质量 .基于ISCAS85和ISCAS89基准电路的仿真表明 ,新方法在大规模门数时具有明显的优势 ,估算精度较高 .而且新方法的计算时间基本上是电路逻辑门的线性关系 .
卢君明林争辉
关键词:CMOS最大功耗估计VLSI集成电路
用遗传算法实现CMOS时序电路最大功耗估计被引量:2
2001年
最大功耗分析对于设计高可靠性的 VLSI芯片是非常重要的。实际中 ,总是在有限的计算时间内获取一个近似最大功耗。文中用遗传算法来选择具有高功耗的输入及内部状态模型 ,对电路进行仿真 ,实现时序电路的最大功耗估算 ;同时 ,实现了基于统计的逻辑模拟最大功耗估计方法。基于 ISCAS89基准时序电路的仿真表明 ,新方法在大规模门数时具有明显的优势 ,估算精度较高。
卢君明林争辉
关键词:CMOS时序电路功耗估计遗传算法
CMOS VLSI电路的功耗分析及低功耗设计研究
该论文的工作主要分成两个部分,一部分是CMOS VLSI的功耗分析技术研究,另一部分是CMOS电路低功耗设计方面的探讨.在功耗分析技术研究中,首先,我们研究了CMOS电路的延迟建模,介绍了四种电路分析中常用的延迟模型后,...
卢君明
关键词:功耗分析功耗估计低功耗设计遗传算法全加器
文献传递
共1页<1>
聚类工具0