2024年12月15日
星期日
|
欢迎来到维普•公共文化服务平台
登录
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
黎翠凤
作品数:
6
被引量:0
H指数:0
供职机构:
滨州职业学院
更多>>
相关领域:
自动化与计算机技术
电子电信
更多>>
合作作者
张申科
同济大学
刘婷英
同济大学
林正浩
同济大学
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
3篇
会议论文
1篇
期刊文章
领域
3篇
自动化与计算...
1篇
电子电信
主题
3篇
版图
3篇
版图设计
2篇
CPU
1篇
电路
1篇
电路图
1篇
数据通道
1篇
锁存
1篇
锁存器
1篇
器件尺寸
1篇
逻辑图
1篇
扩散层
1篇
CMOS
机构
3篇
同济大学
1篇
滨州职业学院
作者
4篇
黎翠凤
2篇
张申科
1篇
林正浩
1篇
刘婷英
传媒
2篇
2003年全...
1篇
陕西师范大学...
1篇
中国电子学会...
年份
1篇
2005
1篇
2004
2篇
2003
共
6
条 记 录,以下是 1-4
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
调整器件尺寸提高CMOS电路速度
本文介绍了用调整器件尺寸提高CMOS电路速度的技术.提高时钟频率,可以通过时钟策略,器件尺寸,选定逻辑风格等取得.本文详细介绍了通过调整器件尺寸的方法优化电路速度,并给出了用SPICE的模拟结果.
黎翠凤
关键词:
数据通道
器件尺寸
CMOS
文献传递
一款CPU中的数据调整器的版图设计
本文介绍了一款CPU中的数据调整器在0.18um层金属工艺下的版图设计,讲述了做版图设计时优化版图性能,减少版图面积所使用的方法.
黎翠凤
张申科
刘婷英
关键词:
版图设计
文献传递
锁存器的版图设计
锁存器(latch)是微处理器的设计中使用概率最高的功能单元.锁存器版图设计的质量,直接影响微处理器的性能和成本.锁存器版图设计中保留的信号通道(free track)的多少也直接影响各基本电路单元(cell)之间以及各...
黎翠凤
张申科
林正浩
关键词:
锁存器
逻辑图
电路图
版图
扩散层
文献传递
CPU中数据调整器的版图设计
2005年
介绍了一种CPU中数据调整器的手工版图设计,说明了版图设计中常使用的一些方法.
黎翠凤
关键词:
版图设计
CPU
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张