马鹏勇
- 作品数：14 被引量：2H指数：1
- 供职机构：国防科学技术大学计算机学院更多>>
- 发文基金：国家教育部博士点基金国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术更多>>
- 多核、多线程芯片中Cache技术研究综述
- 本文介绍了多核、多线程芯片中Cache研究热点,并简要介绍了几种有代表性芯片的存储结构。
- 马鹏勇陈书明方兴
- 关键词：高速缓存多线程技术单芯片多处理器CACHE技术
- 文献传递
- 双簇结构DSP的数据Cache优化
- 2008年
- 数字信号处理常常包含大量数据运算,这使得数据Cache成为影响其性能的关键因素。特别是对于我们研制的双簇VLIW结构YHFT DSP系列处理器,Cache的失效会导致整个内核八条流水线同时停顿。所以,减小Cache失效延迟能给处理器性能带来显著的提升。本文研究的主要问题是如何针对一级数据Cache的读失效操作进行优化,从四个方面进行,分别为提前发读请求、请求字优先、合并并行失效读和后台处理Snooping。模拟结果表明,采用这些优化措施后,处理器的性能提高了8.36%。
- 马鹏勇陈书明孙锁林
- 关键词：数字信号处理器高速缓存超长指令字
- 写串行化和资源复制相结合的多端口寄存器文件设计方法
- 本发明公开了一种写串行化和资源复制相结合的多端口寄存器文件设计方法，所要解决的技术问题是提供一种通用性强、硬件开销小、性能高、设计周期短的多端口寄存器文件的设计方法。技术方案是将寄存器文件设计成两部分，一部分是写串行部件...
- 李振涛陈书明马鹏勇郭阳万江华胡春媚马剑武马驰远
- 文献传递
- 非同步硬核的伪同步时序建模方法
- 本发明公开了一种非同步硬核的伪同步时序建模方法，目的是解决当硬核的输入输出端口过多而引起组合爆炸，造成建模工作量巨大的问题。技术方案是在建立非同步硬核的时序视图时引入时钟变量，建模时设置一个虚拟时钟，把输入与输出的全相关...
- 马鹏勇李振涛陈书明孙庆徐慧郭阳刘祥远扈啸
- 文献传递
- 异构多核微处理器局部空间共享存储方法
- 本发明公开了一种异构多核微处理器局部空间共享存储方法，目的是为多核微处理器提供一种硬件开销小，共享数据的传输延迟小的共享存储方法。技术方案是采用异构多核微处理器体系结构，将并行处理器核的一部分存储空间定义为片内共享存储空...
- 陈书明方兴郭阳马鹏勇汪东扈啸
- 文献传递
- 非同步硬核的伪同步时序建模方法
- 本发明公开了一种非同步硬核的伪同步时序建模方法，目的是解决当硬核的输入输出端口过多而引起组合爆炸，造成建模工作量巨大的问题。技术方案是在建立非同步硬核的时序视图时引入时钟变量，建模时设置一个虚拟时钟，把输入与输出的全相关...
- 马鹏勇李振涛陈书明孙庆徐慧郭阳刘祥远扈啸
- 文献传递
- 支持两条并行存取指令的Cache控制器的设计
- 本文着重叙述了在超长指令字结构的DSP中怎样设计Cache控制器支持两路并行的存取指令以及当两条存取指令发生冲突时怎样处理.
- 马鹏勇陈书明李国宽
- 关键词：CACHE技术控制器
- 文献传递
- 高速缓存控制器伪最近最少使用均匀替换方法
- 本发明公开了一种高速缓存控制器Cache伪最近最少使用均匀替换方法，要解决的技术问题是克服传统LRU替换方法在组相联路数可配置、不固定的情况下各路数据替换几率不同造成替换不均匀的弊病，使组相联数最多分别为8路和4路时各种...
- 陈书明程由猛张丹瑜马鹏勇郭阳汪东孙书为胡定磊
- 文献传递
- 带定向通路的十读六写寄存器文件全定制设计被引量：1
- 2008年
- 本文介绍了一个带定向通路的十读六写寄存器文件在0.18μmCMOS工艺下的全定制设计,与基于标准单元半定制寄存器文件相比,面积和功耗都缩小了近一半,延迟从2.34ns减小为1.2ns。在建立视图时,通过采用伪时序建模的方法大大减小了建模的工作量。该设计已运用于YHFT系列DSP芯片中。
- 马鹏勇李振涛陈书明
- 关键词：全定制寄存器文件
- 双簇VLIW结构下数据Cache失效流水机制的设计与实现
- 如何降低因Cache失效而带来的额外开销是设计高性能DSP时必须考虑的一个问题,在支持双簇VLIW结构的数据Cache中,采用失效流水化处理的机制可以有效地掩盖失效延迟,而为此付出地硬件代价却很小.据此而采取地一级Cac...
- 张丹瑜陈书明马鹏勇
- 关键词：超长指令字并行存取数字信号处理器
- 文献传递
