您的位置: 专家智库 > >

陈华

作品数:7 被引量:14H指数:2
供职机构:复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
发文基金:国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 7篇中文期刊文章

领域

  • 7篇电子电信

主题

  • 2篇转换器
  • 2篇VLSI
  • 1篇带隙结构
  • 1篇低功耗
  • 1篇电极
  • 1篇电压基准
  • 1篇电压基准源
  • 1篇动态范围
  • 1篇循环伏安
  • 1篇循环伏安法
  • 1篇杂散
  • 1篇特性分析
  • 1篇微电极
  • 1篇微电极阵列
  • 1篇无杂散动态范...
  • 1篇线性度
  • 1篇模数转换
  • 1篇模数转换器
  • 1篇基准源
  • 1篇功耗

机构

  • 7篇复旦大学
  • 1篇温莎大学

作者

  • 7篇陈华
  • 6篇周锋
  • 4篇李舜
  • 3篇严伟
  • 2篇彭云峰
  • 1篇鲍敏杭
  • 1篇黄宜平
  • 1篇吕尊实
  • 1篇吴一品
  • 1篇周嘉
  • 1篇牛祺
  • 1篇朱文彬

传媒

  • 3篇Journa...
  • 2篇微电子学
  • 1篇固体电子学研...
  • 1篇微纳电子技术

年份

  • 3篇2008
  • 3篇2007
  • 1篇2006
7 条 记 录,以下是 1-7
排序方式:
一种新型高线性度MOS采样开关被引量:5
2006年
提出了一种提高MOS采样开关线性度的新方法。通过采用电阻分压电路实现一个处于线性工作状态的“复制”MOS管,使其与采样MOS管具有相同的阈值电压。较之传统栅压自举开关,此新型MOS采样开关能够消除由于阈值电压随输入信号变化所产生的非线性。基于Char-tered 0.35μm标准CMOS工艺设计的新型采样开关,在输入信号为30 MHz正弦波,峰-峰值为1V,采样时钟频率为80 MHz时,无杂散动态范围达到了110 dB,较之自举采样开关提高了12 dB左右;同时,导通电阻的变化减小了90%。
彭云峰严伟陈华周锋
关键词:模数转换器采样开关非线性无杂散动态范围
一种10位50MHz电阻分压型D/A转换器被引量:4
2007年
实现了一个可驱动传输线的采样时钟频率为50 MHz、精度为10位的电阻分压型数模转换器(DAC)。“dual ladder”、“best INL”矩阵式布局等新技术的采用,使得电阻串无需校正即可达到10位的精度。同时,通过运放复用技术,可在不消耗额外功耗的前提下实现阻抗匹配,并达到1.2 V的输出摆幅。该DAC在0.18μm数字CMOS工艺上得以验证实现,芯片面积为0.5 mm2,积分非线性误差(INL)为±0.45 LSB。在3.3 V电源供电、50 MHz的采样频率下,信噪失真比(SNDR)达到61 dB,功耗为55 mW。
朱文彬彭云峰严伟周锋陈华
关键词:D/A转换器
片上集成三电极体系微电极阵列的表征被引量:1
2007年
设计制作了片上集成三电极体系微电极阵列。工作电极分为圆形和方形两种,电极特征尺寸为100-900μm,工作电极与对电极间距为50-200μm。利用循环伏安法,在氧化还原电位探针二茂铁甲醇的作用下,对各三电极微系统进行了电极性能表征,具体分析了工作电极的形状、大小、与对电极的间距对输出特性的影响,为片上集成三电极体系的微电极阵列的设计优化提供了实际依据。
吕尊实周嘉陈华黄宜平鲍敏杭
关键词:微电极循环伏安法
Quasi-Static Energy Recovery Logic with Single Power-Clock Supply被引量:1
2007年
This paper presents a new quasi-static single-phase energy recovery logic (QSSERL), which unlike any other existing adiabatic logic family,uses a single sinusoidal supply-clock without additional timing control volta- ges. This not only ensures lower energy dissipation, but also simplifies the clock design, which would be otherwise more complicated due to the signal synchronization requirement. It is demonstrated that QSSERL circuits operate as fast as conventional two-phase energy recovery logic counterparts. Simulation with an 8bit logarithmic look- ahead adder (LLA) using static CMOS,clocked CMOS adiabatic logic (CAL,an existing typical single-phase ener- gy recovery logic),and QSSERL,under 128 randomly generated input vectors,shows that the power consumption of the QSSERL adder is only 45% of that of the conventional static CMOS counterpart at 10MHz, and the QS- SERL adder achieves better energy efficiency than CAL when the input frequency finput is larger than 2MHz.
李舜周锋陈春鸿陈华吴一品
关键词:VLSI
A Novel Hybrid DPWM for Digital DC-DC Converters
2008年
We present a new hybrid digital pulse-width modulator (DPWM) for digital DC-DC converters that employs a ring-oscillator/counter structure. Based on a temperature/process compensation technique and a novel digital controller, the proposed DPWM can not only offer temperature/process-independent pulse widths, but also operate at a much higher clock frequency than the existing delay-line/counter DPWM structure. Post-simulation results show that with our DPWM, the system clock frequency reaches 156.9MHz while the worst variation,in a temperature range of 0 to 100℃under all process corners,is only± 9.4%.
陈华李舜牛祺周锋
A Novel Technique for Improving Temperature Independence of Ring-ADCs被引量:1
2008年
A new temperature compensation technique for ring-oscillator-based ADCs is proposed. This technique employs a novelcfixed-number-based algorithm and CTAT current biasing technology to compensate the temperature-dependent variations of the output, thus eliminating the need for digital calibrations. Simulation results prove that, with the proposed technique,the resolution in the temperature range of 0 to 100℃ can reach a 2mV quantization bin size with an input voltage span of 120mV at the sampling frequency of fs = 100kHz.
李舜陈华周锋
关键词:VLSI
一种非带隙结构基准源的设计及特性分析被引量:2
2008年
设计了一种非带隙结构的电压基准源,并对该基准源作了电源抑制特性的理论分析。这一设计在Chart-ed0.35μm CMOS工艺条件下流片实现,在3~110°C的温度范围内测试结果达到了17.4ppm/°C的性能。
陈华周锋李舜严伟
关键词:低功耗电压基准源
共1页<1>
聚类工具0