肖建青
- 作品数：27 被引量：7H指数：2
- 供职机构：西安微电子技术研究所更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 一种基于指令扩展的流水线紧耦合加速器接口结构
- 本发明公开了一种基于指令扩展的流水线紧耦合加速器接口结构，包括相关检测模块和加速引擎，相关检测模块设置在译码级，用于检测加速指令对于寄存器文件RF访问的数据相关；当加速指令进入译码级后，启动相关检测模块，输入寄存器文件R...
- 娄冕张海金杨博肖建青黄九余刘思源苏若皓罗敏涛张嘉骏
- 文献传递
- SPARC V8处理器中存储管理单元的设计
- 2010年
- 存储管理单元MMU(Memory Management Unit)是各种微处理器用以实现虚拟存储的关键部件。针对SPARCV8结构处理器的需求,提出一种MMU的设计方案。分析了虚拟地址到物理地址的映射关系,通过采用转换后备缓冲区TLB(Translation Lookaside Buffer)加快了SPARCV8处理器在多任务处理时虚实地址的转换;以页式存储为依据,为页面的读、写、执行等访问提供了保护机制;并在异常发生时根据访问类型进行相应的异常处理。结论表明,该设计方案是可行的、有效的;并且可作为其它处理器MMU设计的基础。
- 肖建青李红桥张洵颖龚龙庆
- 关键词：存储管理单元物理地址多任务
- 数据有效位统一配置的流控式FIFO缓存装置及方法
- 本发明公开了数据有效位统一配置的流控式FIFO缓存结构及方法，包括第一FIFO和第二FIFO，第一FIFO和第二FIFO共同连接至用于选择全双工模式或半双工模式的全双工模式配置寄存器。本发明能够提高与主机接口的数据传输效...
- 肖建青刘思源杨靓张海金贾一鸣
- 文献传递
- 一种兼容AHB协议的非握手式JTAG调试链路及其调试方法
- 本发明公开了一种兼容AHB协议的非握手式JTAG调试链路及其调试方法，包括一侧设置有对外JTAG标准接口，另一侧设置有AHB标准主机接口的串并转换单元，所述串并转换单元利用IEEE1149.1协议自定义TAP控制器指令，...
- 娄冕张洵颖杨博崔媛媛肖建青
- 文献传递
- 一种基于指令扩展的流水线紧耦合加速器接口结构
- 本发明公开了一种基于指令扩展的流水线紧耦合加速器接口结构，包括相关检测模块和加速引擎，相关检测模块设置在译码级，用于检测加速指令对于寄存器文件RF访问的数据相关；当加速指令进入译码级后，启动相关检测模块，输入寄存器文件R...
- 娄冕张海金杨博肖建青黄九余刘思源苏若皓罗敏涛张嘉骏
- 文献传递
- 一种面向多核系统的PLB转AXI桥接器设计
- 2023年
- 针对多核系统中PLB和AXI总线间协议转换的需求,首先研究了总线协议与PowerPC处理器的访存行为,进一步研究了流水控制、读写叠加等高效率转换策略,最后研究了面向多核系统应用的缓存一致性维护策略.针对命令信号、读数据信号和写数据信号独立传输的特点,设计多通道流水线结构,既实现了命令与数据的流水并行也实现了读事务与写事务的叠加并行;在多通道流水线结构的基础上,提出一种流水并行+可变长描述符的2级加速转换技术,通过给予流水线输入更连续的总线事务,实现更高的总线转换效率;借鉴Cache表项的结构和维护策略,提出基于动态命中预测的缓存一致性维护技术,加速一致性读命令的进程.最终,实现一种高性能的PLB到AXI总线桥设计,达到总线协议行为全覆盖、命令转换低延迟的目标.总线桥应用于某款基于双核PowerPC处理器的异构多核体系结构芯片,解决了SoC系统内PLB到AXI总线的高效、高可靠转换问题,并在65 nm工艺下完成流片.
- 贾一鸣李磊肖建青
- 关键词：桥接器描述符缓存一致性
- 一种多核处理器中断控制器的设计被引量：1
- 2016年
- 为适应多核处理器对中断处理的需求,基于Open PIC协议设计实现了一种多核处理器的中断控制器,并使用VHDL语言对其进行了硬件描述.该中断控制器作为APB从机,能够根据中断的目标、优先级的配置情况以及处理器核的中断处理情况实现中断在多个处理器核间的自由分配.本文将中断仲裁、选择和分配进行流水化处理,从而实现中断的快速准确分配.
- 张海金张洵颖肖建青
- 一种提高处理器主频的流水线细分装置
- 本发明公开了一种提高处理器主频的流水线细分装置，其连接顺序依次为指令Cache访问级、指令Cache选择级、译码级、寄存器访问级、执行级、数据Cache访问级、数据Cache选择级、异常处理级和数据写回级。通过降低片上一...
- 肖建青张洵颖李红桥赵翠华崔媛媛
- 文献传递
- 流水线处理器中Cache模块的设计被引量：2
- 2010年
- 流水线结构能大幅提高指令执行速度,但是由于主存读取速度过慢,系统性能的提升仍然受到限制。现实现的Cache设计,是流水线与主存间的高速缓冲器,它能有效地解决访存的瓶颈问题,使流水线功能得到充分发挥。文章首先分析流水线的结构特点,确定Cache的结构功能,在此基础上提出一个组相联映射Cache的设计。分析Cache实现读写操作的具体控制过程,并给出LRU(least recently used)替换算法的实现。最后通过介绍猝发取指操作着重讨论了Cache与流水线间的配合机制。
- 李红桥肖建青张洵颖龚龙庆
- 关键词：流水线组相联
- 一种PLB-AXI总线转换桥及其工作方法
- 本发明公开了一种PLB‑AXI总线转换桥及其工作方法，PLB从接口单元实现对PLB访问协议接口的划分，用于处理PLB接口信号；协议转换控制单元，实现PLB协议到AXI协议的完整转换；AXI主接口单元，实现对AXI访问协议...
- 李磊贾一鸣肖建青巨新刚于飞赵翠华娄冕
- 文献传递
