2024年12月30日
星期一
|
欢迎来到维普•公共文化服务平台
登录
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
瞿力文
作品数:
6
被引量:0
H指数:0
供职机构:
华为技术有限公司
更多>>
合作作者
陈玉柱
华为技术有限公司
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
6篇
中文专利
主题
3篇
信号
3篇
存储器
2篇
电子产品
2篇
动态随机存储...
2篇
信号线
2篇
业务数据
2篇
随机存储器
2篇
同步动态随机...
2篇
子产
2篇
码流
2篇
缓冲区
2篇
管脚
2篇
倍速
2篇
PCB板
2篇
布线
1篇
信号质量
1篇
引脚
1篇
数据率
1篇
数据帧
1篇
随机存取
机构
6篇
华为技术有限...
作者
6篇
瞿力文
3篇
陈玉柱
年份
1篇
2024
1篇
2019
1篇
2016
2篇
2015
1篇
2012
共
6
条 记 录,以下是 1-6
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
加解扰方法、装置及通信系统
本申请实施例提供加解扰方法、装置及通信系统,用于增加加扰序列或解扰序列的随机性。方法包括:发送端装置生成第一数据帧对应的扰码信息;其中,扰码信息用于生成加扰序列,第一数据帧对应的扰码信息与第二数据帧对应的扰码信息不同,第...
余成宇
栗敬俣
沈冬冬
路阳
瞿力文
调整DDR线序的方法以及系统
本发明公开了一种调整双倍数据率同步动态随机存取存储器DDR线序的方法以及系统。所述方法包括:获取与片上系统SoC连接的所述DDR的线序,所述DDR的线序为所述DDR连接至印刷电路板PCB上的引脚对应的信号顺序;以及根据所...
瞿力文
陈玉柱
文献传递
一种PCB板
本发明实施例公开了一种PCB板,涉及电子产品领域,用于减少DDR布线在PCB上的布线面积。本发明中PCB板为两层,PCB板包括SOC与两组DDR之间管脚连接的信号线,SOC的DDR IP管脚中第一组管脚和第二组管脚分别位...
瞿力文
文献传递
双倍速率同步动态随机存储器稳定性测试的方法及系统
本发明公开了一种双倍速率同步动态随机存储器稳定性测试的方法及系统,可以根据预先设定的测试模式,使用随机同步噪声码流,通过缓冲区对DDR进行稳定性测试并生成测试结果。由于随机同步噪声码流与业务数据相比可以给DDR带来更大的...
瞿力文
陈玉柱
文献传递
一种PCB板
本发明实施例公开了一种PCB板,涉及电子产品领域,用于减少DDR布线在PCB上的布线面积。本发明中PCB板为两层,PCB板包括SOC与两组DDR之间管脚连接的信号线,SOC的DDR IP管脚中第一组管脚和第二组管脚分别位...
瞿力文
文献传递
双倍速率同步动态随机存储器稳定性测试的方法及系统
本发明公开了一种双倍速率同步动态随机存储器稳定性测试的方法及系统,可以根据预先设定的测试模式,使用随机同步噪声码流,通过缓冲区对DDR进行稳定性测试并生成测试结果。由于随机同步噪声码流与业务数据相比可以给DDR带来更大的...
瞿力文
陈玉柱
文献传递
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张