您的位置： 专家智库 > >

皮代军

作品数：4 被引量：30H指数：1
供职机构：贵州大学更多>>
发文基金：教育部“优秀青年教师资助计划”贵州省优秀青年科技人才计划国家自然科学基金更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 3篇期刊文章
  • 1篇学位论文

领域

  • 4篇电子电信

主题

  • 2篇数据采集
  • 2篇数据采集系统
  • 2篇基于FPGA
  • 1篇低功耗
  • 1篇动态功耗
  • 1篇异步
  • 1篇异步FIFO
  • 1篇阵列
  • 1篇整数
  • 1篇时钟
  • 1篇实时数据
  • 1篇实时数据采集
  • 1篇实时数据采集...
  • 1篇数据传输
  • 1篇系统设计
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇门控时钟
  • 1篇门阵列
  • 1篇可编程门阵列

机构

  • 2篇贵州大学
  • 2篇贵州省光电子...

作者

  • 4篇皮代军
  • 3篇秦水介
  • 3篇叶显阳
  • 2篇张海勇
  • 1篇张海勇

传媒

  • 3篇现代电子技术

年份

  • 3篇2009
  • 1篇2008
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
一种低功耗异步FIFO存储器的设计
2008年
针对传统异步FIFO功耗较高的缺点,设计一种低功耗异步FIFO存储器。通过采用对异步读写指针的前两个状态位直接比较的方法,减少格雷码向二进制转换的电路,并增加门控时钟电路,从而大大降低了存储器的动态功耗。通过软件QuartusⅡ7.2对其进行功耗估算,功耗降低了8%。用ModelSim SE 6.1b进行仿真,验证了设计功能的正确性。
张海勇叶显阳皮代军秦水介
关键词：异步FIFO格雷码门控时钟动态功耗
基于FPGA的高速实时数据采集系统设计被引量：28
2009年
设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能。系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储。这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度。系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能。
皮代军张海勇叶显阳秦水介
关键词：数据采集系统FPGADSPFIFO
基于FPGA的高精度实时数据采集系统设计
随着数据采集在现代工业及科学研究中的重要地位日益突出，人们对于数据采集设备的要求也不断提高。在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中，都需要进行高性能数据采集。传统的设计方法的优点是:技术成熟，可选的...
皮代军
关键词：现场可编程门阵列数据传输系统设计实时数据采集系统
文献传递
基于Verilog计算精度可调的整数除法器的设计被引量：1
2009年
传统整数除法算法采用多次相减的方法来实现运算,相减的过程耗费了大量时钟脉冲,而且对运算结果的最后一位没有进行处理。针对传统的整数除法器,提出一种基于Verilog计算精度可调的整数除法器的设计方法,运用移位、循环减法和四舍五入的方法对数据进行处理,提高了处理速度和精确度。用Cadence公司的NC-Verilog仿真器对所设计的除法器进行仿真验证,结果显示该除法器达到了预期功能。
叶显阳张海勇皮代军秦水介
关键词：VERILOG
全选 清除 导出
共1页<1>
聚类工具0