您的位置： 专家智库 > >

桂小琰

作品数：8 被引量：17H指数：3
供职机构：北京理工大学信息与电子学院更多>>
发文基金：国家自然科学基金高等学校学科创新引智计划国家重点实验室开放基金更多>>
相关领域：电子电信兵器科学与技术自动化与计算机技术文化科学更多>>

合作作者

文献类型

  • 8篇中文期刊文章

领域

  • 5篇电子电信
  • 1篇自动化与计算...
  • 1篇文化科学
  • 1篇兵器科学与技...

主题

  • 3篇电路
  • 2篇线性度
  • 2篇集成电路
  • 2篇分频
  • 2篇分频器
  • 2篇高线性
  • 2篇高线性度
  • 1篇单刀双掷
  • 1篇单刀双掷开关
  • 1篇低通
  • 1篇低通滤波
  • 1篇低相位噪声
  • 1篇电感
  • 1篇电荷泵
  • 1篇电路建模
  • 1篇噪声
  • 1篇冗余
  • 1篇三模冗余
  • 1篇射频集成
  • 1篇射频集成电路

机构

  • 8篇北京理工大学
  • 1篇中国科学院

作者

  • 8篇桂小琰
  • 4篇陈志铭
  • 2篇王兴华
  • 1篇陈越洋
  • 1篇孟海波
  • 1篇安述倩
  • 1篇张蕾
  • 1篇仲顺安
  • 1篇李通
  • 1篇安鹏
  • 1篇王亦凡
  • 1篇申小伟
  • 1篇牛晓良
  • 1篇高鹏
  • 1篇徐冉冉

传媒

  • 5篇微电子学
  • 1篇计算机工程与...
  • 1篇光子学报
  • 1篇教育教学论坛

年份

  • 2篇2016
  • 4篇2015
  • 1篇2014
  • 1篇2004
共 8 条 记 录，以下是 1-8
全选 清除 导出
排序方式：
一种低相位噪声锁相环频率合成器的设计被引量：5
2015年
通过MATLAB对锁相环进行系统建模与分析,采用改进型宽摆幅低噪声电荷泵结构,结合2位开关电容阵列技术与RC低通滤波技术,设计了一种低相位噪声锁相环频率合成器。基于SMIC 0.18μm CMOS工艺设计的芯片测试结果表明,该锁相环系统的频率覆盖范围达到1.27~1.82GHz;在中心频率为1.56GHz处的相位噪声为-105.13dBc/Hz@1 MHz,抖动（均方根）为2.2ps。
李通陈志铭桂小琰
关键词：锁相环相位噪声电荷泵
基于90nm CMOS工艺的37GHz分频器
2015年
对高速分频器的注入锁定特性进行了研究,并实现了一个基于电流模逻辑的分频器。该分频器采用了电感峰值技术,分频范围可达25~37.3GHz,电源电压为1.2V,功耗为24mW。芯片采用TSMC 90nm CMOS工艺设计制造,并给出了测试结果。
安鹏陈志铭桂小琰
关键词：分频器
解读不一样的课堂:MOOCs被引量：1
2015年
随着互联网技术的进步,大规模在线教育发展突飞猛进。2012年,基于网络的大规模在线课程MOOCs(Massive Open Online Courses),带来了对传统教育界的颠覆性革新。MOOCs以其免费、灵活、无边界等特点打破了传统的教育模式,使得教师与学生都真正成为课堂的主导者。同时,全新的教育模式与更加开放的教育环境对学生与教师都提出了新的挑战,需要将开放教育资源与传统课堂创造性地结合起来,推进传统教学模式的革新,从而使大学的课堂真正跨入信息时代。
张蕾桂小琰陈志铭王兴华
关键词：教育革新
一种高线性度非对称单刀双掷开关的设计
2015年
介绍了一种用于射频收发系统的16GHz、低损耗、高隔离度、高线性度的非对称型单刀双掷开关。针对串联和并联晶体管尺寸对插入损耗及隔离度的影响、对称型和非对称型两种结构各自的特点,以及选择非对称结构的原因进行了分析。采用90nm CMOS工艺实现,设计中采用深N阱MOS管,并在必要的节点加入交流悬浮偏置,提高开关整体性能。测试表明,Rx模式下,插损为0.77dB,隔离度为22.9dB,输入1dB压缩点为9dBm;Tx模式下,插损为2.14dB,隔离度为20.2dB,输入1dB压缩点大于15dBm。
王亦凡桂小琰王兴华陈志铭
关键词：射频集成电路单刀双掷开关高线性度
一种高线性度相位插值器被引量：3
2016年
设计并实现了一种高线性度相位插值器。分析了相位插值器的工作原理和传统相位插值器结构,以此为基础,提出了一种具有高线性度的相位插值器电路。该电路采用TSMC 90nm CMOS工艺进行设计,后仿真结果表明本设计的相位插值器具有良好的线性度,整个电路版图面积为(155×368)μm^2,核心电路面积为(63×114)μm^2。在1.2V的电源电压下,相位差值器模块电路的功耗为3.12mW。
牛晓良王征晨桂小琰
关键词：时钟数据恢复CMOS模拟集成电路
稳像平台准确测试系统的研究和设计被引量：4
2004年
对稳像平台的准确测试系统的设计和研制进行了探讨,提出了一种新的采用虚拟仪器软件Labview对前端CCD输出的图像数据进行采集和处理的稳像平台准确测试系统方案.结合稳像平台准确测试系统的具体要求阐述了对系统进行设计的理论,并对采用本方案进行实际设计时的具体步骤、参数取值、测量最大范围、误差估计以及软件设计流程给出了具体的设计方法和参数计算公式.
桂小琰仲顺安陈越洋
关键词：CCD图像采集
带峰化电感的宽带可调CML-DFF分频器
2016年
在宽带分频器中,采用电流模逻辑-D触发器（CML-DFF）结构,加入了并联峰化电感和频率调节电路。分析了CML-DFF分频器的基本工作原理,引入了一种新颖的分析模型。以此模型为基础,设计了一种带峰化电感的宽带可调CML-DEF分频器,提高了电路的设计效率,优化了电路性能。采用TSMC 90nm射频CMOS工艺仿真,结果显示,在0dBm输入信号下,分频器电路的可调节频率锁定范围为3-46.5GHz,芯片面积小于0.22mm^2,功耗仅为6.7mW。
高鹏桂小琰
关键词：分频器电路建模
面向门级网表的VLSI三模冗余加固设计被引量：4
2014年
航天器在宇宙空间易受粒子的影响而产生错误,三模冗余技术是一种有效的容错机制。但是,现有的三模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性。提出一种功能无关的VLSI门级网表三模冗余加固通用设计方案。通过对时序器件和组合逻辑器件进行不同的加固设计,实现三模冗余。根据对不同的工艺库的识别与理解,本方案还进行了驱动能力优化等。通过将上述方案工具化,并利用已有的众核处理器网表进行实验评估,全局时序器件加固面积增加为原始网表面积的185%,局部时序器件加固面积增加为原网表的1%-80%,加固方案可按设计需求配置。实验数据表明,加固后的网表中关键路径的平均时延增加为22.15%-22.86%,在设计需求配置下,性能可满足用户要求。
徐冉冉孟海波桂小琰申小伟安述倩
关键词：可靠性三模冗余组合逻辑
全选 清除 导出
共1页<1>
聚类工具0