孟凡生
- 作品数：9 被引量：16H指数：2
- 供职机构：东南大学能源与环境学院射频与光电集成电路研究所更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：电子电信电气工程自动化与计算机技术更多>>
- 具有90°可调移相的万兆以太网数据判决芯片设计被引量：1
- 2003年
- 介绍了用法国OMMIC公司 0 2 μmGaAsPHEMT工艺设计的具有 90°可调移相的万兆以太网数据判决芯片的模块及单元电路的结构 ,给出了仿真结果及版图 ,最后给出分析和结论 .该芯片的判决电路采用SCFL (源级耦合晶体管逻辑 )的D触发器结构 ,根据矢量叠加原理设计 ,采用差动电流放大器构成可调移相器 .该芯片可直接用于万兆以太网IEEE 80 2 3ae中 10GBASE R和 10GBASE W的物理媒介配属层的时钟数据恢复模块中 .
- 程树东朱恩孟凡生孙玲吴春红费瑞霞王志功
- 关键词：万兆以太网数据判决触发器移相器
- 基于0.2μm GaAs PHEMT工艺的压控振荡器IC设计被引量：3
- 2003年
- 给出了一个采用0 2μmGaAsPHEMT工艺设计的全集成差分负阻式LC压控振荡器电路,芯片面积为0 52×0 7mm2。采用3 3V正电源供电,测得输出功率约-11 22dBm,频率调节范围6 058GHz～9 347GHz;在自由振荡频率7 2GHz处,测得的单边带相位噪声约为-82dBc/Hz@100kHz.
- 孙玲朱恩孟凡生吴春红费瑞霞
- 关键词：压控振荡器锁相环GAAS
- 2.5～40Gb/s光收发关键器件芯片技术被引量：5
- 2004年
- 介绍了2.5～40Gb/s的光通信收发器处理芯片的研究情况,芯片功能包括复接器、激光驱动器、前置放大器与限幅放大器、时钟恢复和数据判决电路以及分接器。采用的工艺有0.18/0.25μmCMOS,0.15/0.2μmGaAsPHEMT和2μmGaAsHBT等,采用多项目晶圆方式和国外先进的工艺生产线进行芯片制作。研究中采用了高速电路技术和微波集成电路技术,如采用SCFL电路、超动态D触发器电路、同步注入式VCO、分布放大器、共面波导和传输线技术等。在SDH155Mb/s～2.5Gb/s的收发器套片设计方面已实现产品化。还介绍了10Gb/s的收发器套片产品化问题,如封装问题等,讨论了40Gb/s以上速率芯片技术的发展趋势,包括高速器件建模和测试问题等。
- 朱恩王志功冯军黄颋王欢陈海涛孟凡生杨守军吴春红仇应华沈桢郁伟嘉王雪艳程树东孙玲费瑞霞王峻峰刘欢艳陈明洁
- 关键词：超高速集成电路PHEMTHBTSCFL
- 基于0.18μm CMOS工艺的千兆以太网数据判决电路芯片
- 2003年
- 介绍了用TSMC0 18umCMOS工艺设计的千兆以太网数据判决芯片的模块及单元电路的结构,给出版图,后仿真及测试结果。该芯片采用CMOS互补逻辑的D触发器结构,功耗小于25mW,最高工作速率大于3 125Gbps,可直接用于千兆以太网物理媒介配属层的时钟数据恢复电路中。
- 程树东朱恩郁炜嘉沈祯孟凡生孙玲王志功
- 关键词：千兆以太网数据判决触发器
- 适用于万兆以太网10GBASE-X的全集成单片CMOS压控振荡器被引量：1
- 2004年
- 给出了一个适用于万兆以太网IEEE80 2 3ae 10GBASE -X的高线性度全集成单片环形压控振荡器电路。该压控振荡器采用TSMC 0 18μmCMOS混合信号工艺设计制造 ,由四级差分延时单元和输出驱动电路组成 ,芯片总面积为 0 3× 0 4mm2 。芯片采用 1 8V单电源供电 ,测得带直接耦合差分 5 0Ω负载时的总功耗为 78mW ,单端输出功率为 10 2dBm ,振荡频率在 2 8～ 4 0GHz有非常好的压控线性度 ,在振荡器中心频率为 3 12 5GHz时的单边带相位噪声为 - 96dBc/Hz@10MHz。
- 孟凡生朱恩孙玲程树东王志功
- 关键词：压控振荡器万兆以太网模拟电路互补金属氧化物半导体工艺
- 10-40 Gbps光通信和万/千兆以太网时钟处理芯片设计
- 随着光纤通信干线系统向STM-64/OC-192级别10 Gbps速率的提升、千兆以太网在公共数据网络中的大规模应用以及万兆以太网标准的正式发布，数字通信业务的蓬勃发展导致数字通信系统对物理层处理芯片的速度提出了更高的要...
- 孟凡生
- 关键词：以太网互补金属氧化物半导体时钟恢复压控振荡器
- 文献传递
- 0.18-μm CMOS千兆以太网并串转换芯片设计被引量：2
- 2004年
- 提出了一种新的树型结构 1 0∶1并串转换电路 ,可应用于千兆以太网 ,其工作速度达到 1 2 5Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上 ,从而简化了设计 ,也减小了功耗 .低速 5∶1并串转换单元采用改进的并行结构 ,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系 ,使其相对于普通并行结构有更大的相位裕量 ,可以更可靠地工作 .芯片应用TSMC 0 1 8 μmCMOS工艺实现 ,芯片面积为 0 7mm× 0 5mm ,核心电路功耗为 3 6mW ,小于同类电路 .
- 郁炜嘉朱恩程树东孙玲费瑞霞沈桢孟凡生吴春红王雪艳王志功
- 关键词：千兆以太网并串转换CMOS
- 千兆以太网物理层时钟产生/倍频单片集成电路设计被引量：1
- 2004年
- 给出了一个基于TSMC 0 1 8μmCMOS工艺设计的千兆以太网物理层时钟产生 /倍频单片集成电路 .芯片采用电荷泵结构的锁相环实现 ,包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器等模块 ,总面积为 1 1mm× 0 8mm .采用 1 8V单电源供电 ,测得在负载为 5 0Ω时电路的输出功率大于 5dBm .芯片在PCB板上键合实现锁相环路的闭环测试 ,测得锁定范围为1 30MHz;当环路锁定在 1GHz时 ,振荡器输出信号的占空比为 5 0 4% ,rms抖动为 5 4ps,单边带相位噪声为 - 1 2 4dBc/Hz @1 0MHz .该电路适当调整可应用于千兆以太网IEEE80 2 3规范1 0 0 0BASE X的物理层发信机设计 .
- 孟凡生朱恩熊明珍王志功孙玲
- 关键词：千兆以太网电荷泵压控振荡器分频器
- 万兆以太网物理层全集成单片锁相环电路被引量：1
- 2004年
- 给出了一个采用 0 .2μm Ga As PHEMT工艺实现的单片集成高速锁相环电路。芯片采用差分电感电容谐振式负跨导压控振荡器 ,总面积为 0 .9mm× 0 .7mm。采用 3.3V单电源供电 ,测得芯片总功耗为 2 83m W,输出功率约 - 1 1 d Bm,中心频率 7.2 GHz,锁定范围为± 30 0MHz。环路锁定在 7.2 GHz时 ,输出信号的峰 -峰抖动约 5 .6ps,在 5 0 k Hz频偏处的单边带相位噪声为 - 94d Bc/Hz。本锁相环电路经适当修改可应用于万兆以太网物理层 IEEE80 2 .3ae1 0 GBASE- R或 1 0 GBASE- W时钟恢复电路。
- 孟凡生朱恩孙玲费瑞霞吴春红王志功
- 关键词：万兆以太网物理层锁相环GAAS
