您的位置： 专家智库 > >

虞志益

作品数：150 被引量：35H指数：3
供职机构：中山大学更多>>
发文基金：国家自然科学基金国家科技重大专项上海市青年科技启明星计划更多>>
相关领域：自动化与计算机技术电子电信自然科学总论理学更多>>

合作作者

文献类型

  • 127篇专利
  • 20篇期刊文章
  • 2篇会议论文
  • 1篇学位论文

领域

  • 58篇自动化与计算...
  • 13篇电子电信
  • 3篇自然科学总论
  • 1篇医药卫生
  • 1篇文化科学
  • 1篇理学

主题

  • 51篇网络
  • 40篇电路
  • 36篇处理器
  • 29篇上网
  • 29篇片上网络
  • 21篇集成电路
  • 20篇多核
  • 19篇寄存器
  • 17篇神经网
  • 17篇神经网络
  • 17篇路由
  • 13篇异步
  • 12篇电路设计
  • 12篇多核处理
  • 12篇多核处理器
  • 12篇硬件
  • 12篇芯片
  • 11篇存储器
  • 10篇译码
  • 10篇加速器

机构

  • 87篇中山大学
  • 61篇复旦大学
  • 8篇华为技术有限...
  • 6篇广东顺德中山...
  • 5篇佛山市顺德区...
  • 1篇合肥工业大学
  • 1篇南方海洋科学...

作者

  • 150篇虞志益
  • 21篇曾晓洋
  • 16篇林杰
  • 15篇周炜
  • 12篇朱世凯
  • 12篇俞剑明
  • 10篇俞政
  • 10篇于学球
  • 7篇李毅
  • 6篇陈建军
  • 6篇韩军
  • 6篇程旭
  • 6篇张强
  • 6篇王鉴
  • 6篇权衡
  • 6篇肖瑞瑾
  • 5篇金星
  • 5篇尤凯迪
  • 5篇李智宇
  • 5篇张家杰

传媒

  • 9篇计算机工程
  • 4篇小型微型计算...
  • 2篇计算机工程与...
  • 1篇电子与信息学...
  • 1篇电子技术应用
  • 1篇华中科技大学...
  • 1篇复旦学报（自...
  • 1篇固体电子学研...
  • 1篇中国电子学会...

年份

  • 3篇2024
  • 24篇2023
  • 24篇2022
  • 16篇2021
  • 8篇2020
  • 10篇2019
  • 7篇2018
  • 8篇2017
  • 8篇2016
  • 1篇2015
  • 9篇2014
  • 13篇2013
  • 7篇2012
  • 3篇2011
  • 3篇2010
  • 1篇2009
  • 2篇2004
  • 2篇2003
  • 1篇2001
共 150 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
基于SOT-MTJ的非易失布尔逻辑运算电路及方法
本发明公开了一种基于SOT‑MTJ的非易失布尔逻辑运算电路，包括MTJ写电路模块、MTJ逻辑树模块和预充电放大器模块，所述MTJ写电路模块用于给各个所述SOT‑MTJ写入一个MTJ状态，所述MTJ状态包括平行态和反平行态...
李锡铭虞志益金星尹宁远
一种基于空间耦合低密度生成矩阵码的编译码系统
本发明公开了一种基于空间耦合低密度生成矩阵码的编译码系统，在整个系统输入端的输入信息一帧为5120bits，其中只有1024bits的v<Sub>2</Sub>进入SC‑LDGM编码器，另外4096bits平均分为两路序...
罗梓源谢清伊肖山林虞志益
基于神经形态的最优网络路径搜索方法、系统及存储介质
本发明公开了基于神经形态的最优网络路径搜索方法、系统及存储介质，方法包括：构建脉冲神经网络和神经形态计算核；根据待解决问题确定脉冲神经网络的起始神经元和目标神经元；通过神经形态计算核发送指令运行符合SFA规律的激励信号，...
张正贵虞志益肖山林
一种基于数据捆绑的异步电路控制链时序约束分析方法
本发明公开了一种基于数据捆绑的异步电路控制链时序约束分析方法，该方法包括：对两相数据捆绑的异步握手结构进行LCM模块和PLCM模块的扩展处理，输出扩展后的本地时钟信号；通过时序约束分析方法对扩展后的本地时钟信号进行约束分...
肖山林许泽阳王博涵周凌峰王慧瑶虞志益
基于STT-MTJ的存算一体系统、芯片及控制方法
本发明公开了基于STT‑MTJ的存算一体系统、芯片及控制方法，其中系统包括写驱动模块、存算一体阵列模块、逻辑选择模块、预充电感应放大模块，所述存算一体阵列模块内设有参考MTJ阵列；所述逻辑选择模块用于根据地址信息和控制信...
金星尹宁远陈建军赵贵华虞志益
文献传递
一种用于异构多核片上网络建模的可配置片上路由器模型
本发明属于异构多核片上网络建模技术领域，具体为一种用于异构多核片上网络建模的可配置片上路由器模型。该模型包含本地、东、北、西、南、上、下7个端口，每个端口包含若干TLM2.0标准的通信接口。接口分为发起者接口和目标接口，...
张德学曾晓洋虞志益
文献传递
一种基于异步单轨的流水线处理器
本申请涉及一种基于异步单轨的流水线处理器，包括：异步控制模块、取指模块、译码模块、执行模块、自适应选择模块、访存模块、写回模块、存储模块、控制和状态寄存器、通用寄存器，各个模块之间通过异步单轨握手完成数据通信，其中所述异...
田龙锋虞志益王凯肖山林李智宇黄宇皓朱瑞敏
基于多核架构适用于LTE标准的FFT算法研究与实现
2013年
基于多核架构提出了一种适用于长期演进技术(LTE)下行链路128～2048/1536点快速傅里叶变换(FFT)计算的算法,并进行了仿真.利用多核结构将FFT算法进行并行划分,采用流水线并行和数据并行的结构,减少运行时间.同时将该算法基于一块使用TSMC 65nm工艺制成的多核芯片上实现,在750MHz的工作频率下,计算128～2048/1536点FFT的芯片实测功耗为282～366mW,能量效率为每点35.4～84.33nJ.与其他设计相比,运行速度最多能提高近6倍,计算大点数FFT时,能量效率可提高约20%.
徐虎雄盛嘉奕陈赟虞志益
关键词：多核架构长期演进技术快速傅里叶变换
一种基于磁隧道结的多电压控制的非易失性布尔逻辑架构
本发明公开了一种基于磁隧道结的多电压控制的非易失性布尔逻辑架构，其特征在于：包括磁隧道结写入电路、读写共享磁隧道结对、读取电路和精细电压控制电路，所述磁隧道结写入电路的输出端通过读写共享磁隧道结对进而与读取电路的第一输入...
陈建军尹宁远虞志益
文献传递
一种深度学习芯片的全异步存储系统及其生产方法、设备
本发明公开了一种深度学习芯片的全异步存储系统及其生产方法、设备。该系统包括至少一个存储阵列，所述存储阵列包括至少一个存储单元，所述存储单元包括：至少一个读使能传输模块，至少一个空信号模块、至少一个满信号模块、至少一个计数...
林俊树刘伟坤肖山林虞志益
文献传递
全选 清除 导出
共15页<12345678910>
聚类工具0