您的位置: 专家智库 > >

李川

作品数:50 被引量:9H指数:1
供职机构:江南计算技术研究所更多>>
发文基金:国家高技术研究发展计划更多>>
相关领域:电子电信自动化与计算机技术一般工业技术电气工程更多>>

文献类型

  • 43篇专利
  • 4篇会议论文
  • 3篇期刊文章

领域

  • 18篇电子电信
  • 16篇自动化与计算...
  • 2篇金属学及工艺
  • 2篇电气工程
  • 2篇一般工业技术

主题

  • 19篇信号
  • 16篇封装
  • 11篇互连
  • 8篇阻抗
  • 8篇芯片
  • 6篇电路
  • 6篇印制板
  • 6篇印制线
  • 6篇制板
  • 6篇背板
  • 5篇电容
  • 5篇电源完整性
  • 5篇中板
  • 5篇设计方法
  • 5篇仿真
  • 5篇仿真方法
  • 5篇差分
  • 4篇电路设计
  • 4篇阶梯阻抗
  • 4篇基板

机构

  • 50篇江南计算技术...

作者

  • 50篇李川
  • 45篇胡晋
  • 40篇郑浩
  • 40篇王彦辉
  • 27篇金利峰
  • 21篇李滔
  • 17篇王玲秋
  • 9篇高剑刚
  • 7篇丁亚军
  • 6篇贾福桢
  • 3篇卢宏生
  • 3篇陈玉军
  • 2篇刘耀
  • 2篇崔晓阳
  • 2篇刘骁
  • 1篇毛智辉

传媒

  • 2篇计算机工程与...
  • 1篇计算机工程与...
  • 1篇第十七届计算...

年份

  • 1篇2024
  • 3篇2023
  • 7篇2022
  • 7篇2021
  • 16篇2020
  • 2篇2019
  • 3篇2016
  • 3篇2015
  • 2篇2014
  • 3篇2013
  • 3篇2012
50 条 记 录,以下是 1-10
排序方式:
芯片互连背板及其分段阶梯阻抗设计方法
本发明提供芯片互连背板及其分段阶梯阻抗设计方法。芯片互连背板包括:第一插件板、第一背板连接器、第二插件板、第二背板连接器、以及背板母板。第一插件板通过第一背板连接器转接到背板母板。第二插件板通过第二背板连接器转接到背板母...
高剑刚郑浩金利峰李川胡晋贾福桢
文献传递
一种高速背板串扰特性的无源测试方法
高速串行互连领域,单通道速率25Gbps的背板开始进入应用阶段,下一代速率56Gbps正处于广泛研究中。速率的翻升,使得串扰对信号完整性的影响更为突出,多个传输标准对串扰指标也提出了具体要求。本文针对具有接插件结构的背板...
李川郑浩毛智辉
关键词:串扰高速背板接插件信号完整性
文献传递
一种基于Allegro软件的同平面轴对称器件布局复用方法
本发明公开了一种基于Allegro软件的同平面轴对称器件布局复用方法,包括以下步骤:S1、提取需要复用的器件相关布局信息;S2、根据需要镜像复用的目标器件,对S1中提取信息进行修改;S3、在设计文件中导入已修改完成的相关...
王玲秋李滔王彦辉郑浩胡晋李川张弓王彬周江华
文献传递
一种576端口交换机的互连结构及设置方法
本发明提供的一种576端口交换机的互连结构及设置方法,通过设置多个水平插件板,并在水平插件板的三个端面分设带光纤端口的光纤插座板来提高壳体的空间利用率,从而实现了交换机光纤端口数量的扩展;本发明通过在第一连接中板两端面设...
丁亚军郑浩李川张弓卢宏生崔晓阳王彦辉胡晋金利峰
文献传递
背板大小孔钻孔数据处理方法以及背板制造方法
本发明提供了一种背板大小孔钻孔数据处理方法以及背板制造方法。根据本发明的背板大小孔钻孔数据处理方法包括:第一步骤:为所有高速差分信号线设置标签参数;第二步骤:查找带标签参数属性关键字的信号线,并分析信号线中是否有压接通孔...
郑浩李滔金利峰李川王玲秋胡晋
文献传递
一种封装与印制板级分布式电源压降仿真方法
本发明提供一种封装与印制板级分布式电源压降仿真方法,属于电源完整性设计技术领域。该封装与印制板级分布式电源压降仿真方法包括如下步骤:S1:将芯片划分为多个功能分区;S2:将每个功能分区分别设置为一级电流源备选网格和二级电...
王彦辉李川胡晋金利峰李滔张弓叶信彬
一种面向高速正交中板的哑铃结构通孔设计方法
本发明提供一种面向高速正交中板的哑铃结构通孔设计方法,涉及PCB设计技术领域,该方法包括以下步骤:S1:获取高速正交中板信号过孔加工位置;S2:从高速正交中板两侧分别使用粗钻头钻出粗直径孔;S3:在粗直径孔中央将两粗直径...
郑浩张弓李川王彦辉胡晋金利峰李滔王玲秋
文献传递
DDR信号布线封装基板以及DDR信号布线封装方法
本发明提供了一种DDR信号布线封装基板以及DDR信号布线封装方法。在芯片上对称放置多个DDR存储控制模块。在芯片之外的区域中,与多个DDR存储控制模块相对应地对称布置多个存储控制信号引脚。利用对称布置的多个DDR信号线将...
胡晋丁亚军金利峰李川王玲秋王彦辉
DDR4并行互连传输串扰特性仿真与分析被引量:8
2019年
为满足高带宽存储应用需求,访存速率和互连密度越来越高。DDR4作为主存领域应用广泛且速率较快的并行存储互连技术,上升/下降沿时间或低至百ps量级,信号间串扰不容忽视。以某DDR4驱动模型和板级嵌入式应用为研究对象,建立多线打扰模型,从时域角度仿真分析布线间距、打扰源相位、数据速率、耦合传输线长对带状线传输串扰的影响。结果显示:5倍介质厚度布线间距条件下串扰接近于0mV,不同相位关系打扰源形成的总串扰具有成倍双向差异。对于特定访存速率,耦合传输线长度与串扰极值存在周期性对应关系,据此合理设计DDR数据组线长,可以有效规避串扰极大值。
李川王彦辉郑浩
关键词:近端串扰远端串扰时域分析信号完整性
芯片互连背板及其分段阶梯阻抗设计方法
本发明提供芯片互连背板及其分段阶梯阻抗设计方法。芯片互连背板包括:第一插件板、第一背板连接器、第二插件板、第二背板连接器、以及背板母板。第一插件板通过第一背板连接器转接到背板母板。第二插件板通过第二背板连接器转接到背板母...
高剑刚郑浩金利峰李川胡晋贾福桢
共5页<12345>
聚类工具0