徐如淏
- 作品数：9 被引量：3H指数：1
- 供职机构：上海交通大学更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 消除内存访问等待的数字信号处理器内存控制方法
- 一种消除内存访问等待的数字信号处理器内存控制方法，用于数字信号处理器中的内存控制单元的设计。将读写操作流水层分隔成数据地址产生、地址访问、内存读及内存写四个基本层次，并且将写内存设计在第四层以消除访存等待，在发生内存写后...
- 徐如淏王兵
- 文献传递
- 一种消除内存访问等待的DSP内存控制设计
- 2005年
- 随着数字信号处理器主频的不断提高,其中的运算单元已由单层流水线结构向多层流水线结构变迁。但随之带来了访问内存时出现等待周期的问题。文章提出了读写分层及硬件写回缓冲的设计,消除了访存单元等待周期,使访存单元获得100%的工作效率。
- 徐如淏王兵李宇飞
- 关键词：数字信号处理器读写操作
- 基于时钟控制的低功耗电路设计被引量：3
- 2005年
- 在低功耗芯片设计中,设计者已广泛采用了时钟停止的方法来解决CMOS电路动态功耗问题。为实现时钟停止功能,作者分析了多种传统时钟控制电路方案,并在此基础上提出了一种新型可综合可测试的时钟控制电路。相对于传统时钟控制电路,此种方案在降低芯片功耗的同时解决了传统时钟控制电路所带来的时钟不稳定及无法进行测试的问题。
- 徐如淏李宇飞胡嘉圣
- 关键词：D触发器时钟控制锁存器时钟树
- 一种改进的DSP内存控制单元
- 2005年
- 高性能内存控制单元对于提高DSP芯片性能具有非常重要的意义。本文讨论并提出了多种内存控制单元结构并详细讨论各自特点。这些内存控制单元使得整个芯片的工作性能得到了提高,达到芯片时延小于3ns的设计要求。
- 王田戎蒙恬徐如淏
- 关键词：DSP芯片时延数字信号处理器模数
- 一种应用于DSP的快速位提取和插入实现方法
- 2004年
- 介绍了一种快速的位提取和插入实现方法。该方法通过使用快速的与或逻辑电路而不是较慢的多选1电路来减小时延;通过器件复用技术来减小面积。仿真和综合结果表明该方法大大优化了DSP的时延和面积,有助于提高DSP整体的运算速度和降低功耗。
- 王兵徐如淏付宇卓
- 关键词：时延复用技术
- 高性能通用32位数字信号处理器DSP3000结构设计与实现
- 本文讨论了具有通用指令集的高性能32位DSP---DSP3000的结构设计与实现。
文章中重点讨论了整块DSP中在此次设计与实现过程中所采用的新硬件结构。在综合分析了指令的概率分布后，文章中提出一种复用加法单元和并行数...
- 徐如淏
- 关键词：数字信号处理器
- 具有高效取模寻址单元的数字信号处理器
- 一种具有高效取模寻址单元的数字信号处理器，在地址产生单元内设置的取模寻址单元包括基址寄存器组，变址寄存器组，模数寄存器组，全加器，进位保留加法器和数据选择器，基址寄存器，变址寄存器和模数寄存器接受从有效地址准备单元传来的...
- 徐如淏陈健
- 文献传递
- 高性能DSP位操作加速器设计
- 2006年
- 介绍了一种高性能DSP位操作加速器实现方法。该方法通过使用分层位操作电路取代分层MUX选择电路实现位操作加速来减少电路时延,使得位操作加速器的时间复杂度从O(N)降到了O(log 2 N)。综合结果表明使用该方法设计的32-位位操作加速器有很大的性能提升。
- 孙传名付宇卓徐如淏
- 消除内存访问等待的数字信号处理器内存控制方法
- 一种消除内存访问等待的数字信号处理器内存控制方法，用于数字信号处理器中的内存控制单元的设计。将读写操作流水层分隔成数据地址产生、地址访问、内存读及内存写四个基本层次，并且将写内存设计在第四层以消除访存等待，在发生内存写后...
- 徐如淏王兵
- 文献传递
