单睿
- 作品数：12 被引量：16H指数：2
- 供职机构：中国科学院声学研究所更多>>
- 发文基金：国家重点基础研究发展计划中国科学院知识创新工程更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 推断与推测技术在现代高性能微处理器设计中的应用研究被引量：7
- 2003年
- 在现代高性能微处理器设计中 ,推断和推测成为开发指令级并行性ILP(InstructionLevelPara llelism)的两种重要技术途径 .推断的目的是打破程序间固有的控制流程 ,将控制相关转变为数据相关 ,使指令级并行性识别从一个基本块扩大为一个超块 .推测执行是为打破分支或访存引起的相关问题而进行的操作 ,进一步分为控制推测和数据推测 .控制推测的目的是打破分支和其他操作间的相关性 ,进而由编译器在一个超块内识别并行性 ,减小控制相关的高度 .数据推测则是消去访存相关 ,提高指令级并行度 .该文首先对推断和推测本身进行分析 ,然后在此基础上进一步将推断、推测技术相结合 ,并应用于高性能媒体处理器的设计中 .性能评价和比较结果显示 ,两种技术相结合将比任何一种技术都更加行之有效 .
- 单睿洪缨侯朝焕
- 关键词：微处理器超标量处理器
- 面向VLIW结构的高性能代码生成技术被引量：1
- 2010年
- DSP处理器通过采用VLIW结构获得了高性能,同时也增加了编译器为其生成汇编代码的难度.代码生成器作为编译器的代码生成部件,是VLIW结构能够发挥性能的关键.由此提出并实现了一种基于可重定向编译框架的代码生成器.该代码生成器充分利用VLIW的体系结构特点,支持SIMD指令,支持谓词执行,能够生成高度指令级并行的汇编代码,显著提高应用程序的执行性能.
- 王红梅王敏王敏张铁军单睿
- 关键词：VLIW代码生成
- 一种乘法器的重构运算方法及可重构乘法器
- 本发明公开了一种乘法器的重构运算方法及可重构乘法器。该乘法器通过指令寄存器读取乘法指令，乘法指令中包括一个表明乘法运算个数的重构码；由部分积暂存器分别对重构码标识的多个乘法按照booth算法进行逻辑运算获得多个乘法运算的...
- 侯朝焕单睿洪缨张卫新张铁军王东辉杨焱王涛
- 文献传递
- 一种基于SIMD结构的可重组乘累加器设计被引量：1
- 2003年
- 超高速乘法器是高性能通用微处理器和媒体处理器的重要部件。本文提出一种基于SIMD(Single Lnstrnction multiple Data)高性能并行处理器体系结构的可重组乘累加器及其修正算法,用于音频、视频和网络通信等多媒体数据处理,克服了传统的定长数据处理在多媒体应用方面所固有的局限性,满足了下一代高性能计算的要求。
- 单睿
- 关键词：微处理器媒体处理器
- 一种乘法器的重构运算方法及可重构乘法器
- 本发明公开了一种乘法器的重构运算方法及可重构乘法器。该乘法器通过指令寄存器读取乘法指令，乘法指令中包括一个表明乘法运算个数的重构码；由部分积暂存器分别对重构码标识的多个乘法按照booth算法进行逻辑运算获得多个乘法运算的...
- 侯朝焕单睿洪缨张卫新张铁军王东辉杨焱王涛
- 文献传递
- 面向功能可重组结构的DSP&CPU芯片及其软件的基础研究
- 侯朝焕洪缨单睿王东辉张铁军马杰杨华中杨树元李云岗于倩刘岩李向阳吴晖张磊张卫新王涛陈双燕金辉邵洋张凯彭楚杨焱刘明刚单惠平刘学军
- 中国科学院声学研究所研制成功的“华威-1”（SuperV-1）芯片是我国第一款基于多发射VLIW和SIMD技术的具有可重组结构的高性能微处理器，该微处理器兼具DSP和CPU功能，具有统一的高效指令集。指令处理能力可120...
- 关键词：
- 关键词：DSPCPUVLIW
- 面向VLIW结构的寄存器压力敏感表调度算法
- 2009年
- 为了改善寄存器压力问题,提出一种寄存器压力敏感的指令调度算法。该算法在传统表调度算法的基础上采用关键路径为优先级函数,并考虑在寄存器压力区域内调整非关键节点的调度时机,在应用程序性能不损失的情况下达到了减小寄存器压力的目的。
- 王红梅王敏王敏张铁军单睿
- 关键词：指令调度寄存器分配
- 一种基于交叉开关的宏SIMD短向量管理部件设计
- 2003年
- 宏SIMD短向量管理部件是高性能通用微处理器和媒体处理器的重要部件。文章提出一种基于交叉开关的宏SIMD短向量管理部件设计,用于音频、视频和网络通信等多媒体数据处理,克服了传统SIMD体系结构中的数据结构与系统硬件不匹配的问题,满足了下一代高性能计算的要求。
- 单睿张卫新侯朝焕
- 关键词：微处理器媒体处理器SIMD交叉开关
- 一种新颖的双端口数据高速缓冲存储器
- 2003年
- VLIW体系结构是媒体处理器的首选技术。解决处理器内核与访存之间的数据瓶颈,可以采用双Load/Store单元。为此,需要开发具有双端口访问能力的数据高速缓冲存储器。通过分析双端口情况下的系统工作时序、缺失(miss)处理和替换算法,设计并实现了一个4路组相连、容量为16kB的双端口数据高速缓冲存储器。通过在高速缓冲存储器内使用双端口SRAM,使其具有真正双端口并行访问能力,提高了处理器内核的数据吞吐能力。
- 张卫新单睿侯朝焕
- 关键词：高速缓冲存储器双端口超长指令字微处理器SRAM
- 面向VLIW DSP结构的编译器的设计与实现被引量：1
- 2009年
- VLIW编译器实现指令并行性挖掘、相关性检查、指令调度等职能,对VLIW处理器的性能影响较大。本文基于一款VLIW DSP芯片,利用可重定位编译器IMPACT的前端和代码生成器模板,设计和实现了高性能的VLIW编译器。利用伪数据类型和Intrinsic函数结合,在编译器中构建了对SIMD功能的支持。实验结果显示,对比基于GCC版本的编译器,该编译器生成的指令数平均下降42%,并行包数下降30%。
- 王敏王敏王红梅张铁军单睿
- 关键词：编译器超长指令字代码生成器单指令多数据
