您的位置: 专家智库 > >

文献类型

  • 3篇期刊文章
  • 2篇会议论文
  • 2篇专利
  • 1篇学位论文

领域

  • 5篇电子电信

主题

  • 5篇电路
  • 5篇电路板
  • 4篇电容
  • 4篇印制电路
  • 4篇印制电路板
  • 2篇等离子
  • 2篇研磨
  • 2篇正交
  • 2篇正交设计
  • 2篇抛光
  • 2篇切片
  • 2篇芯板
  • 2篇离子
  • 2篇离子对
  • 2篇介质材料
  • 2篇金相
  • 2篇刻薄
  • 2篇刚挠结合板
  • 1篇印刷电路
  • 1篇印刷电路板

机构

  • 8篇电子科技大学
  • 3篇珠海方正印刷...
  • 1篇东莞电子科技...

作者

  • 8篇范海霞
  • 6篇何为
  • 4篇王守绪
  • 3篇董颖韬
  • 3篇周国云
  • 2篇冀林仙
  • 2篇袁鹏飞
  • 2篇陈苑明
  • 2篇陶志华
  • 1篇苏新虹
  • 1篇黄勇
  • 1篇肖强

传媒

  • 2篇印制电路信息
  • 1篇集成技术
  • 1篇2013春季...
  • 1篇2013中日...

年份

  • 1篇2015
  • 3篇2014
  • 4篇2013
8 条 记 录,以下是 1-8
排序方式:
双面蚀刻薄介质材料埋容芯板可行性研究
用蚀刻薄膜材料法制作埋嵌式电容,其电容介质材料较薄,常用的电容介质材料厚度在8 μm~50 μm之间,因此在制作电容层图形时,容易出现皱折、破损的情况.目前可行的方法是用单面蚀刻法制作电容层图形.探讨运用双面蚀刻法制作电...
范海霞王守绪何为董颖韬胡新星苏新虹刘丰
关键词:印刷电路板
文献传递
基于环氧树脂/钛酸钡/聚酰亚胺绝缘介质的PCB埋嵌电容的制作及性能研究(英文)被引量:2
2014年
文中使用叠层技术制作了以环氧树脂/钛酸钡/聚酰亚胺为绝缘介质的PCB埋嵌电容器。制作的电容器容值与设计值之间误差在-4.0%到-6.0%之间。通过将电容器面积增加5%,电容器容值误差降低到了-1.1%以下。为了检测埋嵌电容器的可靠性,分别进行了260℃回流焊、高低温冷热冲击、85℃/85%RH及高压击穿测试。测试结果表明,以环氧树脂/钛酸钡/聚酰亚胺为绝缘介质的PCB埋嵌电容器有良好的环境可靠性,适合用于制作PCB埋嵌电容器。
周国云何为王守绪范海霞肖强
关键词:钛酸钡印制电路板BATIO3
等离子对刚挠结合板分层问题的优化研究
文章针对刚挠结合板制作过程中出现的分层问题,通过设计正交试验优化了等离子参数处理聚酰亚胺覆盖膜,分析了聚酰亚胺覆盖膜表面的粗糙度与接触角的相关关系,并通过拉力试验和热应力试验对比聚酰亚胺覆盖膜前后的层压效果.实验结果表明...
董颖韬何为陈苑明袁鹏飞范海霞黄勇苏新虹陈正清
关键词:刚挠结合板正交设计等离子
一种制备埋嵌型印制电路板金相切片样品的方法
本发明针对埋嵌型印制电路板,提供一种制备金相切片样品的方法,将待测埋嵌型印制电路板附着于增强支撑板表面,再依次进行切割取样、封胶灌模、金相分析样品、研磨、抛光、微蚀等工艺制备得金相切片样品。克服了埋嵌型印制电路板金相切片...
王守绪范海霞何为周国云陶志华冀林仙
文献传递
印制电路板埋嵌电容技术及应用研究
印制电路板(Printed Circuit Board,PCB)埋嵌电容技术是实现电子产品向多功能、高性能及小尺寸发展的重要基础,也是埋嵌无源元件技术中比较关键的部分。本文针对PCB埋嵌电容工艺及其应用进行了研究。  本...
范海霞
关键词:印制电路板
文献传递
等离子对刚挠结合板分层问题的优化研究
2013年
文章针对刚挠结合板制作过程中出现的分层问题,通过设计正交试验优化了等离子参数处理聚酰亚胺覆盖膜,分析了聚酰亚胺覆盖膜表面的粗糙度与接触角的相关关系,并通过拉力试验和热应力试验对比聚酰亚胺覆盖膜前后的层压效果。实验结果表明:聚酰亚胺覆盖膜的表面粗糙度Ra和表面接触角成一定的线性关系;等离子最优参数(气体比(CF4:O2)0.1,功率11 kW,时间10 min,流量1500 ml/min)处理聚酰亚胺覆盖膜,使层间结合力提高了0.88 N,且热应力测试没有出现分层现象。等离子处理聚酰亚胺覆盖膜可有效地解决了刚挠结合板层间分离的问题。
董颖韬何为陈苑明袁鹏飞范海霞黄勇苏新虹陈正清
关键词:刚挠结合板正交设计等离子
一种制备埋嵌型印制电路板金相切片样品的方法
本发明针对埋嵌型印制电路板,提供一种制备金相切片样品的方法,将待测埋嵌型印制电路板附着于增强支撑板表面,再依次进行切割取样、封胶灌模、金相分析样品、研磨、抛光、微蚀等工艺制备得金相切片样品。克服了埋嵌型印制电路板金相切片...
王守绪范海霞何为周国云陶志华冀林仙
文献传递
双面蚀刻薄介质材料埋容芯板可行性研究被引量:2
2013年
用蚀刻薄膜材料法制作埋嵌式电容,其电容介质材料较薄,常用的电容介质材料厚度在8 m~50 m之间,因此在制作电容层图形时,容易出现皱折、破损的情况。目前可行的方法是用单面蚀刻法制作电容层图形。探讨运用双面蚀刻法制作电容层图形对电容值精度的影响及其可行性分析。
范海霞王守绪何为董颖韬胡新星苏新虹刘丰
共1页<1>
聚类工具0