您的位置： 专家智库 > >

周小康

作品数：1 被引量：2H指数：1
供职机构：四川大学物理科学与技术学院微电子技术四川省重点实验室更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇电子电信

主题

  • 1篇延迟锁相环
  • 1篇时钟
  • 1篇锁相
  • 1篇锁相环
  • 1篇流水线ADC
  • 1篇交叠
  • 1篇ADC

机构

  • 1篇电子科技大学
  • 1篇四川大学

作者

  • 1篇龚敏
  • 1篇王继安
  • 1篇周小康
  • 1篇庞世甫
  • 1篇李威

传媒

  • 1篇电子与封装

年份

  • 1篇2007
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
一种用于高速流水线ADC的时钟管理器被引量：2
2007年
文章设计了一种用于高速流水线ADC的时钟管理器,该电路以延迟锁相环(DLL)电路为核心,由偏置电路、时钟输入电路、50%占空比稳定电路和无交叠时钟电路构成。该电路用0.35μmBiCMOS工艺条件下cadence spectre仿真。由测量结果可知,时钟管理器可以实现70MHz^300MHz有效输出。在250MHz典型频率下测得峰值抖动为16ps,占空比为50%,功耗为47mW。仿真结果表明该时钟管理器具有高速度、高精度、低功耗的特点,适用于高速流水线ADC。
周小康王继安庞世甫李威龚敏
关键词：流水线ADC延迟锁相环
全选 清除 导出
共1页<1>
聚类工具0