刘蓓
- 作品数：3 被引量：16H指数：2
- 供职机构：合肥工业大学计算机与信息学院更多>>
- 发文基金：国家自然科学基金安徽省自然科学基金安徽高校省级自然科学研究基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 三维片上网络测试的时间优化方法
- 三维集成电路具有比传统的平面集成电路更高的性能.在三维集成电路上进行有效的测试架构设计和优化技术可以减少集成电路的测试代价.提出了一种三维片上网络测试的时间优化解决方案.首先根据封装前的IP核测试时间,为各层芯片选择合适...
- 欧阳一鸣刘蓓齐芸
- 文献传递
- 三维片上网络测试的时间优化方法被引量：4
- 2010年
- 三维集成电路具有比传统的平面集成电路更高的性能.在三维集成电路上进行有效的测试架构设计和优化技术可以减少集成电路的测试代价.提出了一种三维片上网络测试的时间优化解决方案.首先根据封装前的IP核测试时间,为各层芯片选择合适的IP核,使得每层芯片上的IP核总的测试时间最接近;再利用整数线性规划和随机舍入的方法,在总的数据位宽限制下,再次为每层芯片分配合适的TAM数据线宽度,进一步减小各层芯片上IP核的测试时间.在ITC02标准下得到的实验结果可以看出,3DNoC的测试时间与2DNoC的测试时间相比有了大幅度的降低.
- 欧阳一鸣刘蓓齐芸
- 一种三维SoCs绑定前的测试时间优化方法被引量：12
- 2011年
- 提出了一种在引脚和功耗限制下3D SoCs的绑定前测试方法。对IP核细粒度划分,将每个IP核的触发器数均衡分布到各层芯片上,利用TSV进行互连,设计出一种新颖的三维结构的测试外壳扫描链,同时在功耗和引脚限制下对IP核进行测试调度。实验结果表明,该方法使得芯片的测试时间获得大幅度降低的同时对功耗的需求很小。
- 欧阳一鸣刘蓓梁华国
- 关键词：测试调度
