陈庆宇 作品数:8 被引量:14 H指数:2 供职机构: 西安微电子技术研究所 更多>> 相关领域: 自动化与计算机技术 电子电信 更多>>
一种基于多令牌桶的数据风暴抑制单元 被引量:2 2016年 为了避免网络中突发数据导致的交换机拥塞,提出了一种面向交换机数据风暴的预防机制.首先该机制以自适应的速率增加令牌桶内的令牌数,同时根据用户软件配置监控端口数据帧的类型,并根据其类型计算转发该数据帧所需的令牌数,最后对桶内的令牌数和数据帧转发所需的令牌数进行比较.当桶内的令牌数小于转发所需的令牌数时,启动交换机的流量控制;否则实现正常的数据转发.在实际工程应用中,通过多令牌桶的相互协同工作实现对以太网中多种数据类型的流量管理.仿真结果表明,所述机制基于多令牌桶技术可实现单播、组播及广播等多种数据风暴的抑制,满足项目应用要求. 马徐瀚 吴龙胜 赵坤鹏 陈庆宇关键词:流量控制 以太网交换机 一种细粒度流水化控制的FPU集成方法 2015年 解决了在RISC处理器中嵌入高精度FPU的问题,提出一种细粒度的基于集中控制和分段数据处理的扩展双精度FPU集成方法,该方法通过细分浮点指令的执行状态,然后以执行状态为基本粒度生成与之对应的FPU控制信息,最后根据控制信息分段处理目标操作数,并通过流水化的形式实现数据的回写。基于一款SPARC V8型微处理器对上述方案进行了设计实现、仿真验证及分析。结果表明,该FPU集成方法与公开文献的方案相比,浮点指令关键路径缩短61%,硬件消耗减小16.9%,浮点计算效率提高1.7倍,可用于将扩展双精度FPU集成到RISC处理器中,并使两者高效协同运算。 陈庆宇 吴龙胜关键词:FPU 细粒度 集中控制 面向AHB总线从单元的可复用接口设计 被引量:3 2012年 随着集成电路进入SoC(System-on-Chip)时代,IP复用在SoC系统设计、集成过程中不可避免,不同IP核与总线之间的接口差异已经成为IP复用的主要障碍.通过研究各种IP核的总线接口特征,本文设计实现了一种面向AHB总线从单元的可复用接口,通过硬件和软件两个层次的配置,该接口可满足某一具体外设对接口的要求.目前该接口模块已成功应用在三角函数、UART、CAN等外设的集成中. 陈庆宇 盛廷义 吴龙胜 段青亚 姜兴通关键词:AHB 一种基于矩阵的并行CRC校验算法 被引量:5 2017年 针对高速网络通信中高位宽并行数据的实时校验需求,提出了一种可单周期实现的、面向128位并行数据的循环冗余校验算法(Cyclic Redundancy Check,CRC)。该算法首先根据CRC串行编码原理得到8位并行数据的CRC校验矩阵,之后对矩阵进行迭代简化,得到32位并行数据的参数矩阵,此参数矩阵作为该CRC算法的核心实现了对数据进行预处理。最后对该算法进行了硬件实现,仿真及综合结果表明,该算法可在单周期内完成对128位并行数据的CRC编码和解码校验,时钟频率提高1.8倍,而硬件开销仅增加5.15%。 赵坤鹏 吴龙胜 马徐瀚 陈庆宇关键词:CRC算法 硬件实现 支持十位寻址和高速模式的I^2C控制器设计 被引量:2 2014年 设计了带AHB接口,支持十位寻址和高速模式(3.4 Mb/s)的I2 C控制器,不仅提高了数据的传输速度,还增加了可用从机的地址数量.经过功能仿真及验证,证明了设计的控制器可以正确地实现主机接收、主机发送、从机接收和从机发送等功能. 艾刁 吴龙胜 盛廷义 陈庆宇 张佳一种支持全双工数据传输的多通道DMA控制器设计 被引量:2 2015年 针对DMA数据传输中读写操作互斥及互锁问题,本文提出了一种基于AHB总线的流水化DMA控制器设计方案.通过内嵌两个AHB主机和数据缓冲区,实现了数据读写操作并行;通过多通道设计,避免了读写访问不能同时结束时的额外传输等待时间,使读写操作更独立.该设计与现有的DMA控制器相比,缩短了数据传输延迟,提高了数据传输效率,实现了全双工流水传输. 石文侠 吴龙胜 盛廷义 艾刁 陈庆宇关键词:全双工 多通道 DMA控制器 流水化 一种面向交换机应用的访问控制模块设计 2018年 为了解决交换机中数据风暴、DoS(Denial of Service)攻击等网络安全问题,本文提出了一种基于数据帧差异化控制的访问控制模块,该模块以接收端口数据帧为基本粒度进行解析,生成与接口数据帧一一对应的解析关键字,然后通过解析关键字的匹配分析对数据帧进行差异化管理,同时通过令牌桶和计数器进行数据帧流量控制,从而实现了对以太网各种数据帧的过滤、TOS/DSCP修改以及转发向量更新等.仿真结果表明,该模块实现了预期功能,满足项目应用需求. 位荣友 吴龙胜 陈庆宇 赵文琦关键词:访问控制 令牌桶 TCAM DOS攻击 以太网交换机 一种用刷新技术实现SRAM抗SEU错误累积的方法 2014年 为了防止空间应用SRAM出现SEU错误累积,提出了一种优化的读→校验→回写刷新机制.该机制实时监测处理器状态,当处理器对外部主存进行读操作时,由存储器控制器自主地(即不需处理器干预)对读操作的存储单元进行刷新操作;当处理器进行访问外部主存以外的其他操作时,由存储器控制器自主的对所有的存储单元进行遍历式刷新操作,该机制可以避免长时间未被读的存储单元发生SEU错误的累积,保证SRAM单元中发生错误的比特位数小于校验码的纠检错能力.最后,通过向SRAM随机注错的方法对本机制的存储器控制器进行验证,结果表明存储器控制器满足设计要求. 陈庆宇 吴龙胜 郝奎 艾刁关键词:SRAM 存储器控制器 刷新 单粒子翻转