您的位置: 专家智库 > >

罗尹春

作品数:17 被引量:3H指数:1
供职机构:电子科技大学更多>>
发文基金:中国博士后科学基金教育部“新世纪优秀人才支持计划”国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 16篇专利
  • 1篇期刊文章

领域

  • 2篇电子电信

主题

  • 14篇半导体
  • 12篇功率器件
  • 9篇半导体功率器...
  • 9篇半导体器件
  • 7篇功率半导体
  • 7篇功率半导体器...
  • 7篇槽栅
  • 5篇漂移
  • 5篇SOI
  • 4篇有源
  • 4篇半导体技术
  • 4篇MOSFET...
  • 3篇刻蚀
  • 3篇击穿电压
  • 2篇导电类型
  • 2篇导通
  • 2篇导通电阻
  • 2篇电极
  • 2篇电极制备
  • 2篇电阻

机构

  • 17篇电子科技大学

作者

  • 17篇罗尹春
  • 17篇罗小蓉
  • 16篇周坤
  • 15篇范叶
  • 13篇范远航
  • 13篇蔡金勇
  • 12篇王骁玮
  • 12篇张波
  • 10篇蒋永恒
  • 9篇王沛
  • 7篇王琦
  • 7篇魏杰
  • 3篇尹超
  • 3篇李肇基
  • 3篇王骁伟
  • 2篇徐青
  • 2篇李鹏程
  • 2篇姚国亮
  • 2篇张彦辉

传媒

  • 1篇物理学报

年份

  • 1篇2016
  • 5篇2015
  • 1篇2014
  • 5篇2013
  • 5篇2012
17 条 记 录,以下是 1-10
排序方式:
纵向功率半导体器件的制造方法
本发明涉及半导体技术。本发明解决了现有具有槽栅超结的半导体功率器件的制造工艺难度较大的问题,提供了一种纵向功率半导体器件的制造方法,其技术方案可概括为:首先外延形成第一半导体区,在其顶部生长氧化层及淀积掩蔽层,并进行光刻...
罗小蓉周坤范叶范远航蒋永恒王沛王骁玮罗尹春蔡金勇张波
文献传递
一种槽型半导体功率器件的制造方法
本发明公开了一种槽型半导体功率器件的制造方法,涉及半导体功率器件技术领域,通过刻蚀槽、采用各向异性外延技术生长填充槽形成第二半导体区、在第二半导体区顶部局部刻蚀形成窄且高浓度的n或p柱、填充绝缘介质以及平坦化,之后采用外...
罗小蓉王沛蔡金勇范叶王琦蒋永恒周坤魏杰罗尹春范远航王骁伟
槽栅半导体功率器件
本发明涉及半导体技术。本发明解决了现有半导体器件在介质槽相对大间距、小密度情况下无法发挥高K介质作用问题,提供了一种槽栅半导体功率器件,其技术方案可概括为:槽栅半导体功率器件,其在半导体漂移区左右两侧增加了两个高K介质区...
罗小蓉蒋永恒蔡金勇范叶王沛王骁伟周坤王琦罗尹春张波
文献传递
纵向功率半导体器件的制造方法
本发明涉及半导体技术。本发明解决了现有具有槽栅超结的半导体功率器件的制造工艺难度较大的问题,提供了一种纵向功率半导体器件的制造方法,其技术方案可概括为:首先外延形成第一半导体区,在其顶部生长氧化层及淀积掩蔽层,并进行光刻...
罗小蓉周坤范叶范远航蒋永恒王沛王骁玮罗尹春蔡金勇张波
文献传递
一种SOI基PMOSFET功率器件
一种SOI基PMOSFET功率器件,属于功率半导体器件技术领域。本发明提供的SOI基PMOSFET功率器件采用N型SOI基,便于和N沟道功率器件相集成;同时,其漂移区是在SOI基的N型SOI半导体层表面注入P型阱区所形成...
罗小蓉罗尹春周坤范叶王骁玮范远航蔡金勇张波
文献传递
槽栅半导体功率器件
本发明涉及半导体技术。本发明解决了现有半导体器件在介质槽相对大间距、小密度情况下无法发挥高K介质作用问题,提供了一种槽栅半导体功率器件,其技术方案可概括为:槽栅半导体功率器件,其在半导体漂移区左右两侧增加了两个高K介质区...
罗小蓉蒋永恒蔡金勇范叶王沛王骁伟周坤王琦罗尹春张波
文献传递
一种槽型半导体功率器件
本发明公开了一种槽型半导体功率器件,涉及槽型半导体功率器件技术领域,包括衬底层和有源层,所述有源层中形成有槽栅,槽栅纵向至少伸入到有源层中;在体接触区和漏区之间形成有阶梯型的介质槽,阶梯型的介质槽宽度较大的那一端更接近衬...
罗小蓉王沛范叶蔡金勇王琦蒋永恒周坤王骁玮范远航魏杰罗尹春
文献传递
一种SOI基PMOSFET功率器件
一种SOI基PMOSFET功率器件,属于功率半导体器件技术领域。本发明提供的SOI基PMOSFET功率器件采用N型SOI基,便于和N沟道功率器件相集成;同时,其漂移区是在SOI基的N型SOI半导体层表面注入P型阱区所形成...
罗小蓉罗尹春周坤范叶王骁玮范远航蔡金勇张波
文献传递
一种双栅功率MOSFET器件
一种双栅功率MOSFET器件,属于半导体功率器件技术领域。本发明在普通双栅LDMOS器件的基础上,通过将与漏极金属相连的漏极接触区向有源层下方延伸,形成纵向漏极接触区(12a),并在有源层和衬底之间引入一层与纵向漏极接触...
罗小蓉周坤姚国亮蒋永恒王沛王琦罗尹春蔡金勇范叶范远航王骁玮
文献传递
高k介质电导增强SOI LDMOS机理与优化设计被引量:3
2013年
本文提出一种高k介质电导增强SOI LDMOS新结构(HK CE SOI LDMOS),并研究其机理.HK CE SOI LDMOS的特征是在漂移区两侧引入高k介质,反向阻断时,高k介质对漂移区进行自适应辅助耗尽,实现漂移区三维RESURF效应并调制电场,因而提高器件耐压和漂移区浓度并降低导通电阻.借助三维仿真研究耐压、比导通电阻与器件结构参数之间的关系.结果表明,HK CE SOI LDMOS与常规超结SOI LDMOS相比,耐压提高16%—18%,同时比导通电阻降低13%—20%,且缓解了由衬底辅助耗尽效应带来的电荷非平衡问题.
王骁玮罗小蓉尹超范远航周坤范叶蔡金勇罗尹春张波李肇基
关键词:绝缘体上硅比导通电阻
共2页<12>
聚类工具0