您的位置: 专家智库 > >

沙亚兵

作品数:4 被引量:0H指数:0
供职机构:苏州大学电子信息学院更多>>
发文基金:江苏省高校自然科学研究项目更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 3篇期刊文章
  • 1篇学位论文

领域

  • 2篇电子电信
  • 2篇自动化与计算...

主题

  • 3篇功耗
  • 1篇电路
  • 1篇电路实现
  • 1篇压控
  • 1篇侦测
  • 1篇振荡
  • 1篇软故障
  • 1篇时延
  • 1篇位宽
  • 1篇温度
  • 1篇明码
  • 1篇纠错
  • 1篇纠错方法
  • 1篇汉明码
  • 1篇仿真
  • 1篇SRAM
  • 1篇ECC
  • 1篇乘法器
  • 1篇串行

机构

  • 4篇苏州大学

作者

  • 4篇沙亚兵
  • 3篇李文石
  • 1篇姚宗宝

传媒

  • 2篇中国集成电路
  • 1篇微电子学与计...

年份

  • 3篇2011
  • 1篇2009
4 条 记 录,以下是 1-4
排序方式:
基于三种方法比较串行与流水线乘法器的功耗
2011年
乘法器是科学计算的重要硬件内核。为验证两种结构乘法器(串行、流水线)的功耗差异,分别采用三种功耗分析技术,包括QuartusⅡ自带功耗分析工具PowerPlay Power Analyzer Tool、Altera提供的FPGA估算实际功耗的经验公式,以及Synopsys的综合工具DC,结果表明,在可比较即计算位宽相同、所加工作频率相等的前提下,流水线乘法器的时延仅为串行乘法器的38.5%(因为前者强调了并行),消耗的硬件资源为后者的2.76倍。利用QuartusⅡ自带功耗分析功能得到的结果不明显,而经验公式估算法和DC工具法都得出串行与流水线乘法器功耗之比为0.36。
姚宗宝沙亚兵李文石
关键词:乘法器功耗仿真
SRAM软故障侦测与纠错方法研究及其电路实现
BISR的本质是自动实现电路内部纠错的功能。为监督SRAM中176bit宽的并行数据,本文提出一种基于扩展汉明码的BISR电路优化技术。   本文工作主要目标有二:   一是基于XOR运算的可交换性原理来构造可合并项...
沙亚兵
关键词:纠错方法
基于扩展汉明码的BISR设计优化
2011年
BISR本质是自动实现电路内部纠错.为监督SARM中的176bit宽并行数据,提出一种基于扩展汉明码设计BISR电路的优化技术.将并行数据劈裂为两个模块,分别利用基于扩展汉明码的独立ECC,组建BISR架构.根据异或逻辑的可交换性,重排子运算项,建立XOR-Tree可合并项的特征图,观察与提取可以共用的子运算项,借助这种"兼容"策略优化XOR-Tree,在TSMC 90nm工艺中满足了降低时延和面积的工程要求.仿真结果显示,时延与面积分别降低了约28%和约35%,功耗降低约36%.最终时延为1.5ns,面积为6 200μm2,功耗是0.54mW,表明了本优化方法的有效性.
沙亚兵李文石
关键词:ECC时延功耗
全数字ADC设计与仿真
2009年
微电子系统的全数字化集成旨在降低工艺成本。基于全数字CMOS门技术设计实现的ADC芯片,具有功耗低的特点,原理分类为压控振荡与并行神经网络两大类。区别于非门环路振荡技术,我们选择施密特非门振荡器实现压频转换模块,仿真该模块的频率、温度、功耗以及后续计数编码的位宽等指标。研究结果是该模块具有良好的温度适应能力(0.187Hz/℃)和超低功耗(400μW)等优点。本工作为准全数字化ADC设计仿真贡献了实验数据积累。
沙亚兵李文石
关键词:温度功耗位宽
共1页<1>
聚类工具0