曹伟
- 作品数:18 被引量:4H指数:2
- 供职机构:复旦大学更多>>
- 发文基金:国家社会科学基金更多>>
- 相关领域:自动化与计算机技术政治法律电子电信艺术更多>>
- 一种低位宽卷积神经网络可重构计算单元
- 本发明公开了一种低位宽卷积神经网络可重构计算单元。该单元包括:若干个可重构移位累加模块、多路选通器和量化处理模块;可重构移位累加模块包括控制器、第一寄存器、第二寄存器、第三寄存器和移位累加器;本发明利用网络离散性构建控制...
- 曹伟王伶俐罗成谢亮范锡添周学功
- 文献传递
- 论90年代喜剧电影的类型化特征
- 90年代的中国影坛发生了诸多变革.而让国内电影人感到深深不安的是,国内电影市场、尤其是国产电影市场的剧烈萎缩,使得初涉市场之河的国产电影的生存状况日益艰难起来.但同时,通过对90年代国产电影的考察,我们不难发现,国产喜剧...
- 曹伟
- 关键词:喜剧电影票房
- 文献传递
- 一种片上网络系统拓扑生成方法
- 本发明属于集成电路设计技术领域,具体为一种片上网络系统拓扑生成方法。本发明的片上网络拓扑生成方法,包括:利用任务节点数和路由器端口数,采用饱和增长方式,计算出最终拓扑结构中的路由器数量范围(r<Sub>min</Sub>...
- 曹伟周学功张逢喆查雨立侯慧
- 一种可重构卷积神经网络的硬件互连系统
- 本发明属于图像处理算法的硬件设计技术领域,具体为一种可重构卷积神经网络的硬件互连架构。本发明的互连架构包括:数据和参数片外缓存模块,用于缓存输入的待处理图片中的像素数据和缓存进行卷积神经网络计算时输入的参数;基础计算单元...
- 曹伟王伶俐谢亮罗成范锡添周学功
- 文献传递
- 一种基于FPGA的神经网络加速器自动化设计方法
- 本发明属于集成电路设计技术领域,具体为一种基于FPGA的神经网络加速器自动化设计方法。本发明该方法包括神经网络加速器的自动生成与快速验证两部分;生成部分包括:读取并解析XML格式表述的神经网络模型;采取分层分块策略实现资...
- 曹伟周学功张逢喆朱国伟侯慧张帆
- 健全民主党派民主监督制度体系:基于政策文本与实践调研的分析被引量:2
- 2022年
- 健全民主党派民主监督制度体系是发展全过程人民民主的必然要求,是推进国家治理体系和治理能力现代化的必然要求,是提升中国新型政党制度国际话语权的必然要求。民主党派民主监督制度体系是以民主党派民主监督的顶层制度架构为“伞柄”,各项中层制度安排为“伞骨”,具体工作机制为“伞面”的伞状结构。从整体来看,民主党派民主监督的顶层制度架构应该说是明确的,中层制度安排上仍缺少一个专门的关于民主党派民主监督的政策文本,最为薄弱的是在具体工作机制上。新时代推动民主监督发展,需要将好的理念融入制度设计,在凝聚政治共识、彰显民主监督特色、推进知情明政和办理反馈等方面着力完善,并将成熟的经验固化为制度,将零散制度凝练为制度体系。
- 曹伟
- 关键词:民主党派民主监督
- 一种可重构卷积神经网络的硬件互连架构
- 本发明属于图像处理算法的硬件设计技术领域,具体为一种可重构卷积神经网络的硬件互连架构。本发明的互连架构包括:数据和参数片外缓存模块,用于缓存输入的待处理图片中的像素数据和缓存进行卷积神经网络计算时输入的参数;基础计算单元...
- 曹伟王伶俐谢亮罗成范锡添周学功
- 基于多核处理器的通用并行加速算法
- 本发明属于并行处理器技术领域,具体为一种基于多核处理器的通用并行加速算法。本发明步骤包括:对于大规模、高密度数据计算,首先识别计算过程中的数据相关性,对于数据相关度低或者相互之间没有数据相关性的计算过程,将其分解出来成为...
- 曹伟王伶俐王颖周学功叶晓敏
- 文献传递
- 人民政协协商民主创新的问题指向与实践路径研究--以浙江为例被引量:2
- 2017年
- 人民政协协商民主的重要性日益突出,同时也面临着不少问题。总结不同地区的创新经验,对于解决共性问题有着重要参考价值。本文以浙江16个政协协商民主创新案例为样本,分析这些创新背后的问题指向,总结不同的创新实践路径。在此基础上,进一步探讨了政协协商民主创断的空间、制度化、扩散以及政协协商民主的理论创新等问题。
- 曹伟
- 关键词:人民政协协商民主
- 基于FPGA的卷积神经网络和视觉Transformer通用加速器
- 2024年
- 针对计算机视觉领域中基于现场可编程逻辑门阵列(FPGA)的传统卷积神经网(CNN)络加速器不适配视觉Transformer网络的问题,该文提出一种面向卷积神经网络和Transformer的通用FPGA加速器。首先,根据卷积和注意力机制的计算特征,提出一种面向FPGA的通用计算映射方法;其次,提出一种非线性与归一化加速单元,为计算机视觉神经网络模型中的多种非线性和归一化操作提供加速支持;然后,在Xilinx XCVU37P FPGA上实现了加速器设计。实验结果表明,所提出的非线性与归一化加速单元在提高吞吐量的同时仅造成很小的精度损失,ResNet-50和ViT-B/16在所提FPGA加速器上的性能分别达到了589.94 GOPS和564.76 GOPS。与GPU实现相比,能效比分别提高了5.19倍和7.17倍;与其他基于FPGA的大规模加速器设计相比,能效比有明显提高,同时计算效率较对比FPGA加速器提高了8.02%~177.53%。
- 李天阳张帆王松曹伟陈立
- 关键词:计算机视觉卷积神经网络TRANSFORMER硬件加速器