您的位置： 专家智库 > >

张雪琳

作品数：14 被引量：2H指数：1
供职机构：北京大学更多>>
发文基金：国家自然科学基金国家重点基础研究发展计划更多>>
相关领域：电子电信医药卫生电气工程更多>>

合作作者

文献类型

  • 12篇专利
  • 1篇期刊文章
  • 1篇学位论文

领域

  • 3篇电子电信
  • 2篇医药卫生
  • 1篇电气工程

主题

  • 12篇电路
  • 4篇电流
  • 4篇锁存
  • 4篇锁存器
  • 4篇箝位
  • 4篇箝位电路
  • 4篇漏电
  • 4篇漏电电流
  • 4篇半导体
  • 4篇半导体集成
  • 4篇CML
  • 4篇ESD保护
  • 4篇ESD保护电...
  • 3篇偏置
  • 3篇晶体管
  • 3篇静电放电
  • 3篇功耗
  • 2篇低功耗
  • 2篇电流模
  • 2篇电流模式

机构

  • 14篇北京大学

作者

  • 14篇张雪琳
  • 13篇贾嵩
  • 13篇王源
  • 12篇张兴
  • 10篇张钢刚
  • 2篇曹健
  • 2篇杨海玲
  • 2篇杜刚
  • 2篇陆光易

传媒

  • 1篇北京大学学报...

年份

  • 1篇2017
  • 1篇2015
  • 4篇2014
  • 3篇2013
  • 2篇2012
  • 3篇2011
共 14 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
电源钳位ESD保护电路
本发明涉及半导体集成芯片的静电放电技术领域，公开了一种电源钳位ESD保护电路，包括：电源管脚、接地管脚、电容-电阻检测电路、偏置电路、触发电路和钳位电路。本发明通过设置偏置电路，使电容-电阻检测电路中容抗元件两端的电压差...
王源张雪琳曹健陆光易贾嵩张兴
文献传递
低功耗电流模式逻辑电路
本发明公开了一种电流模式逻辑电路，包括：第一PMOS晶体管，所述第一PMOS晶体管的源极耦接至电源端，栅极耦接至接地端，漏极耦接至第一输出节点；第二PMOS晶体管，所述第二PMOS晶体管的源极耦接至所述电源端，栅极耦接至...
王源张雪琳贾嵩张钢刚张兴
文献传递
ESD电源箝位电路
本发明公开了一种ESD电源箝位电路，涉及半导体集成芯片的ESD保护技术领域。该电路包括电源管脚VDD、接地管脚VSS、及连接至所述电源管脚VDD与接地管脚VSS之间的静电放电检测结构及箝位器件，所述静电放电检测结构进一步...
张雪琳王源贾嵩张钢刚张兴
高速CML锁存器
本发明公开了一种高速CML锁存器，所述CML锁存器在传统的CML锁存器的基础上增加一个NMOS晶体管，利用晶体管来提升锁存支路的偏置电流，从而使锁存支路达到更高的放大增益，起到提升电路速度的作用。本发明的高速CML锁存器...
王源张雪琳贾嵩张钢刚张兴
纳米尺度超低漏电ESD电源钳位电路研究被引量：2
2014年
提出一种新型超低漏电ESD电源钳位电路。该电路采用具有反馈回路的ESD瞬态检测电路,能够减小MOS电容栅极–衬底之间电压差,降低电路的泄漏电流,抑制ESD泄放器件的亚阈值电流。65 nm CMOS工艺仿真结果表明,在电路正常上电时,泄漏电流只有24.13 nA,比传统ESD电源钳位电路的5.42μA降低两个数量级。
王源张雪琳曹健陆光易贾嵩张钢刚
关键词：静电放电泄漏电流亚阈值电流
一种电源箝位ESD保护电路
本发明提供了一种电源箝位ESD保护电路，包括：电源管脚；接地管脚；R-C电路，用于感应ESD电压，包括连接于电源管脚和第一节点之间的阻抗元件和连接在第一节点和第二节点之间的容抗元件，其中，第二节点并非直接连接到接地管脚；...
张雪琳王源贾嵩张钢刚张兴
文献传递
基于CML逻辑的相位检测器
本发明涉及集成电路技术领域，公开了一种基于CML逻辑的相位检测器，包括相互连接的采样模块和比较模块，所述采样模块包括由CML锁存器组成的多条采样支路，用于对输入的数据信号进行采样，所述比较模块用于比较所述多条采样支路的采...
王源杨海玲张雪琳贾嵩杜刚张兴
ESD电源箝位电路
本发明公开了一种ESD电源箝位电路，涉及半导体集成芯片的ESD保护技术领域。该电路包括电源管脚VDD、接地管脚VSS、及连接至所述电源管脚VDD与接地管脚VSS之间的静电放电检测结构及箝位器件，所述静电放电检测结构进一步...
张雪琳王源贾嵩张钢刚张兴
文献传递
基于CML逻辑的相位检测器
本发明涉及集成电路技术领域，公开了一种基于CML逻辑的相位检测器，包括相互连接的采样模块和比较模块，所述采样模块包括由CML锁存器组成的多条采样支路，用于对输入的数据信号进行采样，所述比较模块用于比较所述多条采样支路的采...
王源杨海玲张雪琳贾嵩杜刚张兴
文献传递
低功耗电流模式逻辑电路
本发明公开了一种电流模式逻辑电路，包括：第一PMOS晶体管，所述第一PMOS晶体管的源极耦接至电源端，栅极耦接至接地端，漏极耦接至第一输出节点；第二PMOS晶体管，所述第二PMOS晶体管的源极耦接至所述电源端，栅极耦接至...
王源张雪琳贾嵩张钢刚张兴
文献传递
全选 清除 导出
共2页<12>
聚类工具0