您的位置: 专家智库 > >

倪时策

作品数:12 被引量:7H指数:2
供职机构:国防科学技术大学更多>>
发文基金:国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 4篇期刊文章
  • 4篇专利
  • 2篇学位论文
  • 2篇会议论文

领域

  • 6篇自动化与计算...
  • 2篇电子电信

主题

  • 5篇算法加速器
  • 4篇硬件
  • 4篇加密
  • 3篇定制
  • 3篇阵列
  • 3篇容错
  • 3篇FPGA
  • 3篇K-MEAN...
  • 2篇定制方法
  • 2篇硬件加密
  • 2篇硬件加速
  • 2篇硬件加速器
  • 2篇细粒度
  • 2篇细粒度并行
  • 2篇基于FPGA
  • 2篇加密方法
  • 2篇加密算法
  • 2篇K-MEAN...
  • 1篇遗传算法
  • 1篇有效性

机构

  • 12篇国防科学技术...
  • 2篇装甲兵工程学...

作者

  • 12篇倪时策
  • 9篇窦勇
  • 6篇胡绵江
  • 4篇吕启
  • 4篇李荣春
  • 2篇雷元武
  • 2篇吴侃
  • 1篇赵建勋
  • 1篇周杰
  • 1篇夏飞
  • 1篇邹丹

传媒

  • 1篇计算机研究与...
  • 1篇电子学报
  • 1篇计算机工程与...
  • 1篇国防科技大学...
  • 1篇2009年全...

年份

  • 1篇2014
  • 4篇2012
  • 3篇2011
  • 4篇2009
12 条 记 录,以下是 1-10
排序方式:
一种面向加密算法共性子图的指令定制方法
为提高处理器对加密算法的处理效率和扩展性能,本文提出一种基于共性子图的指令定制方法.该方法通过挖掘常用加密算法中的共性计算模式,用一条模式指令替换多条被共性模式覆盖的指令,并使用查找表(LUT)对S-盒间址访问进行处理,...
胡绵江窦勇倪时策吴侃
关键词:加密算法
基于FPGA的细粒度并行K-means算法加速器的设计与实现被引量:2
2009年
本文在深入分析K-means算法计算特征的基础上,基于FPGA平台提出并实现了一种细粒度的并行浮点K-means算法。设计采用了阵列多PE并行处理的任务划分策略,实现了处理单元间的负载平衡,采用数据驱动的流水线隐藏片外存储访问,设计了一种基于脉动阵列结构的主从多PE并行计算阵列,并在单片FPGA(XC5VLX330)上成功集成了4个PE。实验结果表明,我们提出的K-means算法加速器结构具备良好的可扩展性。通过实验测试,我们的实现方案相对于Pentium 4 2.66 GHz单处理器程序达到了15倍的加速比。
倪时策窦勇雷元武赵建勋
关键词:K-MEANS算法硬件加速器
模式识别的算法加速器关键技术研究
模式识别是指利用计算机或其他装置对物体、图像、图形、语音、字形等信息进行自动识别。模式识别技术的快速发展和应用大大促进了国民经济建设和国防科技现代化建设。模式识别不同领域的信息处理对运算精度的需求不同,所需要存储调度方式...
倪时策
关键词:模式识别算法加速器K-MEANS算法支持向量机算法遗传算法BP算法
文献传递
定制VLIW结构实现四精度浮点基本函数被引量:1
2012年
本文针对科学应用中基本函数种类多、实现复杂、使用频率低的特点,提出一种定制VLIW结构四精度浮点基本函数协处理器(QPC-Processor).该结构通过显示并行技术挖掘基本函数实现算法的并行性,在同一硬件平台上通过元操作的不同组合来计算多种基本函数.同时,本文还提出基本函数元操作序列到定制VLIW指令的映射算法,指导基本函数的设计.最后,在FPGA平台上进行验证.实验结果表明,相对软件实现,单个QPC-Processor能够取得6倍以上的加速比,而且,QFC-Processor在同一硬件平台上实现多种类型的算法,弥补单一算法的不足,获得较高的硬件资源利用率.
雷元武窦勇倪时策周杰
关键词:超长指令字CORDIC算法
一种面向加密算法共性子图的指令定制方法被引量:2
2012年
为提高处理器对加密算法的处理效率和扩展性能,本文提出一种基于共性子图的指令定制方法.该方法通过挖掘常用加密算法中的共性计算模式,用一条模式指令替换多条被共性模式覆盖的指令,并使用查找表(LUT)对S-盒间址访问进行处理,达到减少算法指令数的目的.我们针对MD5,SHA256,RC5和AES等4种常用加密算法进行了实验,结果表明该方法可以有效的减少4种算法的核心循环体指令,使这些算法得到15.4%~60.6%的指令减少率.
胡绵江窦勇倪时策吴侃
关键词:加密算法S-盒
基于容错的MD5全流水硬件加密方法
本发明公开了一种基于容错的MD5全流水硬件加密方法。该方法包括两个步骤:首先是对MD5加密运算的64个步骤进行全展开,实现中每一个步骤使用一个单独的运算单元。其次,根据SEU可能发生的位置进行了海明码容错加固;将运算部件...
窦勇胡绵江倪时策李荣春吕启
文献传递
基于FPGA的带回溯的Smith-Waterman算法加速器的设计与实现被引量:1
2009年
针对传统的Smith-Waterman硬件算法加速器未保存回溯路径而无法回溯的问题,通过将计算路径存入外存,在FPGA平台上基于脉动阵列实现了带回溯的Smith-Waterman算法加速器,详细阐述了算法加速器回溯设计中的关键技术以及算法加速器的系统结构。实验表明,与传统的解决方案相比,带回溯的算法加速器最高可获得161倍加速比,能够有效提高带回溯的Smith-Waterman算法执行效率。
邹丹窦勇夏飞倪时策
关键词:FPGASMITH-WATERMAN算法脉动阵列
面向密码应用FPGA高级综合关键技术研究
高性能计算正经历着根本性的变化。能耗和散热的需求也逐渐成为限制了大型数据中心的不断扩张的瓶颈。这些变化推动着高性能计算不断发展新的计算技术。可编程逻辑阵列技术是一项能够在提高性能的同时降低能耗技术。但是FPGA开发面临多...
倪时策
关键词:现场可编程门阵列密码应用
文献传递
基于容错的IDEA全流水硬件加密方法
本发明公开了基于容错的IDEA全流水硬件加密方法。该方法包括两个步骤:首先在每次计算结果产生时对结果进行海明码编码,在每次计算需要操作数时,对寄存器中已编码的数据进行海明码解码,从而使得数据在寄存器传输过程中具有容错能力...
窦勇李荣春倪时策吕启胡绵江
文献传递
基于容错的RC5加密阵列FPGA设计方法
本发明公开了一种基于容错的RC5加密阵列FPGA设计方法。该方法包括两个部分:首先,是针对RC5算法的结构和特性而设计多PE运算阵列,实现同时大规模的密钥搜索;其次,根据SEU可能发生的位置进行海明码容错加固,在不明显降...
窦勇倪时策胡绵江李荣春吕启
文献传递
共2页<12>
聚类工具0