翁延玲
- 作品数：5 被引量：6H指数：2
- 供职机构：浙江大学电气工程学院超大规模集成电路设计研究所更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 基于等价性形式验证的逻辑综合引擎设计研究被引量：1
- 2007年
- 本文描述了一个基于等价性验证的逻辑综合引擎,它实现了从RTL级到网表级的综合。设计验证系统的初衷是验证给定设计从RTL级到网表级自动综合后电路的正确性,所以综合引擎本身的正确性是本文首要关注的问题。为了提高等价性验证引擎的工作效率,本文还提出并实现了一系列保持电路相似性的方法。最后,本文以SYNOPSYS的等价性验证工具FORMALITY作为比较,试验结果表明本系统是有效的。
- 翁延玲葛海通严晓浪卢永江
- 关键词：逻辑综合等价性验证
- 基于改进图染色算法的ASIP寄存器分配器被引量：2
- 2010年
- 针对传统的图染色算法很难为不规则结构的专用指令处理器(ASIP)生成优化代码的问题,提出一种能描述ASIP寄存器复杂约束关系的数学模型;改进了传统图染色算法,通过生命周期分析,将各种分配约束限制在一张有向数据相关图中,将寄存器分配问题转化为对有向数据相关图的简化问题;应用改进图染色算法构造了一个ASIP编译器.测试表明:和传统的图染色算法相比,改进图染色算法能充分地考虑寄存器之间的相互约束,降低了目标代码的空间尺寸,减少了寄存器的溢出.
- 任坤严晓浪孙玲玲翁延玲
- 关键词：寄存器分配
- 等价性验证中的自动算符排序被引量：1
- 2007年
- 为提高等价性验证效率,提出了一种利用综合引擎重现算术电路的优化过程算法.算法在单向无环图上计算距离,提取出变量的分组和结合顺序;对不同编码方式的乘法器,识别乘数和被乘数的结合顺序.ZDFV的综合引擎根据这些信息生成与实现电路结构相似且逻辑正确的网表.该算法可以直接结合到现有的寄存器传输级(RTL)和门级网表的验证流程中,从而提高算术电路的验证能力.
- 翁延玲葛海通严晓浪
- 关键词：等价性验证
- 一种基于混合SAT求解器的RTL验证方法
- 2010年
- 为了提高集成电路验证系统的性能,提出一种面向Verilog描述的寄存器传输级(RTL)电路验证方法.该方法将验证问题转化为RTL可满足性问题,并采用基于混合布尔可满足性问题(SAT)的求解器.与传统方法相比,其综合引擎取消了算术电路逻辑的实现,保留了电路特性及其优化信息.因为所需的待验证模型的抽象层次较高,综合系统所花的综合时间较少,尤其是验证引擎不需要处理较低级别的验证细节,由此大大提升了系统性能.不同规模的加法器实验结果表明,基于混合SAT引擎的RTL验证流程较传统流程有明显优势,对复杂电路的验证时间甚至可减少99%.
- 葛海通翁延玲严晓浪
- 关键词：集成电路设计逻辑综合等价性验证
- 结合半加图的算术电路等价性验证技术被引量：2
- 2008年
- 为了克服现有等价性验证技术难以快速验证复杂算术电路的局限性,提出了一种利用综合引擎分析并再现算术电路优化过程的算法.该算法结合了乘法器的编码方式识别技术、加法电路的半加树提取技术和部分积加法电路的架构识别技术来提取乘法电路的实现结构,以此生成与实现电路结构相似且逻辑正确的网表.针对算术电路结构的相似性,仅分析低位输出的电路架构以降低算法复杂度.实验结果表明,与传统的算术电路验证算法相比,该算法可以明显提高算术电路的验证速度,并且可以直接结合到现有的寄存器传输级(RTL)和门级网表的验证流程中,从而提高了算术电路的验证能力.
- 翁延玲葛海通严晓浪郑飞君
- 关键词：等价性验证
