黄宁
- 作品数：5 被引量：8H指数：1
- 供职机构：东南大学能源与环境学院射频与光电集成电路研究所更多>>
- 发文基金：国家高技术研究发展计划国家教育部博士点基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 具有采样保持功能的10Gbit／s突发模式激光驱动器的设计与实现①
- 2012年
- 采用0．18μm CMOS工艺成功设计并实现了一个10Gbit／s突发模式激光驱动器芯片，该芯片可应用于IEEE802．3av标准所定义的对等速率万兆以太网无源光网络系统。此设计对突发模式调制和偏置电路进行了改进，减少了突发开启／关断的转换时间；片内集成了峰／谷值采样保持电路，降低了激光器自动功率控制的成本和复杂度。测试表明：芯片可工作在10．3125Gbit／s速率上；突发开启／关断转换时间均小于0．5ns，满足802．3av标准中时序参数的规定；在125μs的保持周期内，采样保持电路输出电压跌落小于0．5mV。芯片面积为675μm×875μm。
- 林叶朱恩顾皋蔚王健刘文松黄宁
- 关键词：采样保持
- 高速FFT芯片设计及结构研究被引量：5
- 2008年
- 基于TSMC0.18μm CMOS工艺库,设计了一种高速FFT处理芯片,并对结构进行了研究和改进。系统采用时间抽取的快速傅里叶变换基2算法、流水线结构,对IEEE754单精度浮点数构成的复数进行处理。逻辑综合与版图综合后的报告显示系统的核面积(包含RAM和ROM)为3.61mm2。仿真结果表明,系统能够稳定工作在166.7MHz时钟下,且输出数据精度较高。本次设计的速度、精度及面积均达到了设计指标。
- 黄宁朱恩荣瑜
- 关键词：快速傅立叶变换蝶形运算FPGA芯片
- 布线约束下的低功耗扫描测试被引量：1
- 2012年
- 分析了扫描测试过程中功耗产生的原因,研究了扫描触发器跳变对内部组合逻辑锥的影响,并对其进行建模,将计算得到的影响函数值作为扫描链重排序的依据.然后,基于扫描链结构的特殊性,分析了布线约束对扫描链重新排序的影响,并将布线约束简化,提出了一种同时兼顾低功耗和布线约束的算法.该算法不需要迭代,通过一次运行即可得到扫描链重排序的结果,在保证后端设计可行性的前提下,尽可能减少了高影响值扫描单元上的跳变次数,实现了对扫描测试功耗的优化.基于电路测试算例以及ISCAS89基准电路集中的电路s298和s5378,进行了仿真实验,结果表明:所提算法可以使扫描测试功耗降低12%,对故障覆盖率以及测试时间没有任何影响,而且不需要任何硬件开销,可应用于芯片的量产测试.
- 黄宁朱恩刘文松林叶
- 关键词：扫描链低功耗
- 32位高性能浮点乘法器芯片设计研究被引量：1
- 2008年
- 介绍了FFT(快速傅里叶变换)系统中32位高性能浮点乘法器的芯片设计。其中24位定点乘法部分采用两种不同的结构进行对比:经典的阵列式结构和改进Booth编码的树状4∶2列压缩结构,后者提高了乘法器的性能。整个设计采用Verilog HDL语言进行RTL(寄存器传输级)描述,并在QuartusⅡ平台下完成了FPGA(现场可编程门阵列)仿真验证,然后结合synopsys逻辑综合工具DesignCompiler以及TSMC 0.18μm CMOS工艺库完成了综合后仿真。最后,将综合后得出的网表送入后端设计工具Apollo进行了自动布局布线。本次设计采用流水线技术,系统时钟频率可达250 MHz。
- 黄宁朱恩
- 关键词：浮点乘法器树状结构流水线
- JPEG2000全并行位平面编码器的VLSI设计验证被引量：1
- 2011年
- 研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路结构,仅需259个周期就可处理完32×32的小波子带,同时保持了较低的硬件开销.FPGA综合结果表明,系统时钟可以综合到76.355 MHz,达到301.9Mcoefficient/sec的处理能力,可满足现有图像实时处理要求.
- 刘文松朱恩王健徐龙涛黄宁
- 关键词：JPEG2000位平面编码VLSI
