您的位置： 专家智库 > >

盛世敏

作品数：31 被引量：94H指数：5
供职机构：北京大学信息科学技术学院微电子研究院更多>>
发文基金：国家高技术研究发展计划国防科技技术预先研究基金国家自然科学基金更多>>
相关领域：电子电信自动化与计算机技术机械工程更多>>

合作作者

文献类型

  • 25篇期刊文章
  • 4篇专利
  • 2篇科技成果

领域

  • 19篇电子电信
  • 9篇自动化与计算...
  • 1篇机械工程

主题

  • 14篇电路
  • 10篇集成电路
  • 7篇英文
  • 6篇电路设计
  • 4篇集成电路设计
  • 4篇处理器
  • 3篇硬件
  • 3篇微处理器
  • 3篇密码
  • 3篇VLSI
  • 3篇VLSI结构
  • 3篇H.264
  • 2篇低功耗
  • 2篇对称密码
  • 2篇对称密码算法
  • 2篇信息安全
  • 2篇有限域
  • 2篇振荡器
  • 2篇冗余
  • 2篇冗余设计

机构

  • 31篇北京大学
  • 5篇中国科学院微...
  • 1篇清华大学
  • 1篇西北大学

作者

  • 31篇盛世敏
  • 18篇于敦山
  • 6篇蒋安平
  • 6篇吉利久
  • 5篇田泽
  • 5篇张怡浩
  • 4篇刘越
  • 4篇仇玉林
  • 4篇彭春干
  • 3篇孙卫
  • 3篇曹喜信
  • 3篇崔小欣
  • 3篇崔小乐
  • 2篇李兆麟
  • 2篇倪学文
  • 2篇王健
  • 2篇张师群
  • 2篇张信
  • 1篇尚天秀
  • 1篇谭志超

传媒

  • 13篇北京大学学报...
  • 2篇半导体技术
  • 2篇微电子学
  • 1篇计算机学报
  • 1篇计算机工程
  • 1篇微电子学与计...
  • 1篇计算机辅助设...
  • 1篇固体电子学研...
  • 1篇微处理机
  • 1篇国际学术动态
  • 1篇计算机技术与...

年份

  • 2篇2009
  • 6篇2008
  • 3篇2007
  • 6篇2006
  • 2篇2005
  • 1篇2004
  • 6篇2003
  • 2篇2002
  • 2篇1996
  • 1篇1991
共 31 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种Montgomery模乘算法硬件实现的改进电路被引量：2
2004年
速度与面积是数字集成电路设计的两个重要目标 ,由于它们之间通常是一种相互制约的关系 ,所以往往要在一定程度上进行折中。作者提出的改进方法可以在几乎不增加硬件面积的条件下有效地提高速度。
张怡浩田则于敦山盛世敏
关键词：MONTGOMERY
WISHBONE IP核互联总线被引量：9
2005年
介绍了一种新兴的SOC片上总线--WISHBONE。对总线的结构、连接方式、接口信号、数据传输方式及数据顺序作了详细说明,并总结了WISHBONE总线的技术特征。
田泽张怡浩于敦山盛世敏仇玉林
关键词：片上总线IP核系统级设计设计复用
基于计数器实现的加法器自测试被引量：2
2003年
　文章研究了行波进位加法器和先行进位加法器的测试向量生成,并基于计数器实现了这两种加法器的自测试。实验结果表明,所得的测试向量针对不同的目标工艺均可以实现被测加法器的100%故障覆盖率,且测试向量生成电路易扩展,能够实现测试复用。
李兆麟田泽于敦山盛世敏
关键词：计数器集成电路
防病毒软件固化电路的设计
1991年
本文介绍了防病毒软件固化电路的设计方法。它利用一种容量为1K×8的MASK ROM来实现。并具体介绍了译码器和单元的设计,单元采用并联多晶硅位线,用引线孔选择码点,单元码点实现了自动编程。
莫邦燹吉利久倪学文盛世敏傅一玲
关键词：病毒ROMASIC
同时支持两种有限域的模逆算法及其硬件实现被引量：5
2007年
有限域的运算是密码学的基础,而在有限域的所有运算中模逆运算是最核心也是最复杂的运算。提出了一种同时支持素域和二进制域两种有限域的模逆算法,通过对算法的优化和对硬件结构的设计,使得256位的模逆运算电路的时钟频率达到167MHz,电路面积和其他电路相比较也有明显优势。
王健蒋安平盛世敏
关键词：有限域模逆运算
维特比译码的双读出回溯算法及ASIC实现
1996年
在分析维特比译码器回溯算法的基础上,归纳出回溯算法的规律,提出了双读出回溯(DRTB)算法。计算表明,DRTB算法在不增加硬件开销的情况下,使回溯运算速度达到原来的4倍。本文还介绍了基于DRTB算法幸存路径存储器单元(SMU)的ASIC结构和物理设计。对半导体集成电路的测试表明,本文提出的DRTB算法及电路结构是成功的。
盛世敏刘越吉利久
关键词：维特比译码器存储器集成电路
基于硬件优化的H.264 VBSME SAD算法及其VLSI结构
2008年
以硬件代价优化为目的,对H.264宏块级的VBSME SAD VLSI结构进行了详细的分析,提出一种像素平滑重采样的SAD算法及其VLSI结构.该算法先将当前块和参考块像素划分成2×2的子块进行平滑和重采样,再进行7种可变块大小的SAD运算,以有效地降低SAD运算中级联加法器的深度和宽度,减少硬件代价.实验结果表明,该算法的编码性能与SAD标准算法的RDO曲线相比偏差小于1%,而硬件面积和功耗在不同的综合时钟频率下可节省53%以上.鉴于其优良的硬件性能,文中算法及其结构非常适合高并行度的H.264 VLSI解决方案.
彭春干于敦山曹喜信盛世敏
关键词：H.264VLSI
信息安全集成电路可测性与安全性设计方法
本发明提供了一种提高信息安全集成电路的可测性与安全性的方法，属于集成电路设计技术领域。该方法对需要进行观察的测试点通过连线连接到可以用探针进行探测的探测点上，这些探测点和连线没有改变原来的逻辑，在不影响集成电路的可控制性...
蒋安平盛世敏刘越孙卫
文献传递
固态电路会议述评
1996年
第43届国际固态电路会议于1996年2月8—10日在美国旧金山市举行。会议发表了来自15个国家的159篇学术论文,其中美国74篇,日本44篇。内容涉及通讯电路、存储器、微处理器、数字信号处理、高速电路、模拟电路以及数据转换等领域。会议前还举办了数字电视的短期课程,另外有关一些具体电路的讲座也反映了当前普遍关注的问题,例如单片锁相环,低功耗DSP,微机械传感器,动态电路,无绳通讯电路和不挥发存储器等。
盛世敏
关键词：电路固态电路
基于单元故障模型的树型加法器的测试被引量：6
2003年
首先分析了树型加法器的原理 ,总结了其运算特性 .其次在介绍单元故障模型的基础上分析了树型加法器的测试向量生成 .分析结果表明 ,5n - 1个测试向量可以实现树型加法器中所有单元故障的检测 .这些测试向量具有很好的规则性 ,能够利用片上测试向量生成器实现 ,适合于应用内建自测试技术测试 .基于此 ,作者提出了一种内建自测试的测试结构 ,测试时只需存储 7个籽测试向量 ,其它测试向量可以在这 7个籽测试向量的基础上通过循环移位实现 .最后给出了实验分析结果 .
李兆麟盛世敏吉利久王阳元
关键词：集成电路
全选 清除 导出
共4页<1234>
聚类工具0