您的位置： 专家智库 > >

柳精伟

作品数：31 被引量：0H指数：0
供职机构：华为技术有限公司更多>>

合作作者

文献类型

  • 30篇中文专利

主题

  • 9篇电路
  • 8篇读写
  • 7篇总线
  • 7篇接口
  • 7篇存储器
  • 5篇组帧
  • 5篇握手
  • 5篇查找表
  • 4篇倒换
  • 4篇多路
  • 4篇可靠性
  • 4篇计数器
  • 4篇发送
  • 4篇高可靠
  • 4篇高可靠性
  • 3篇定时器
  • 3篇容错
  • 3篇数据传输
  • 3篇数据传输接口
  • 3篇数据存储

机构

  • 30篇华为技术有限...

作者

  • 30篇柳精伟
  • 28篇雷春
  • 27篇涂君
  • 27篇潘剑锋
  • 9篇谢寿波
  • 9篇张耀文
  • 9篇李振亚
  • 9篇项能武
  • 2篇李友谊
  • 2篇叶荣标
  • 2篇邱锦
  • 2篇陈祺
  • 1篇张少雄
  • 1篇方卫峰
  • 1篇秦旭
  • 1篇段小祥
  • 1篇秦志海
  • 1篇赵俊峰
  • 1篇蒋麟军

年份

  • 1篇2012
  • 1篇2011
  • 3篇2010
  • 3篇2009
  • 2篇2008
  • 3篇2007
  • 9篇2006
  • 8篇2005
共 31 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
主从设备系统
本发明涉及电子领域，公开了一种主从设备系统，使得能够有效避免当一个诸如PHY设备之类的从设备发生故障后引起的整个接口总线吊死问题，从而更加有效的保障系统的可靠性。本发明中，通过新增的异常检测逻辑子模块和与之相连的多路选择...
柳精伟涂君潘剑锋雷春
文献传递
恢复I<Sup>2</Sup>C主器件和I<Sup>2</Sup>C从器件通讯的方法
本发明公开了一种恢复I<Sup>2</Sup>C主器件和I<Sup>2</Sup>C从器件通讯的方法，以解决现有技术中由于通讯异常中断而导致的I<Sup>2</Sup>C主器件复位后无法继续对I<Sup>2</Sup>C...
叶荣标邱锦陈祺柳精伟
文献传递
高可靠性的先入先出存储器及其实现方法
本发明公开了一种高可靠性的先入先出存储器，包括有存储单元、读地址计数器、写地址计数器、数据单元计数器、空满标志产生逻辑和用于进行算法逻辑计算的逻辑模块。同时公开了一种高可靠性的先入先出存储器的实现方法，设置读地址计数器、...
涂君柳精伟潘剑锋雷春
文献传递
高可靠性的先入先出存储器及其实现方法
本发明公开了一种高可靠性的先入先出存储器，包括有存储器、读地址计数器、写地址计数器、数据单元计数器、空满标志产生逻辑和用于进行算法逻辑计算的逻辑模块。同时公开了一种高可靠性的先入先出存储器的实现方法，设置读地址计数器、写...
涂君柳精伟潘剑锋雷春
文献传递
一种实现数据传输快速响应的方法
本发明公开了一种实现数据传输接口数据传输快速响应的方法，包括以下步骤：A.数据发送侧检测到本侧数据存储器有数据可发送时，向该数据存储器发送读数据存储器使能信号，读出数据存储器的数据寄存到本侧的寄存器中；B.数据发送侧收到...
涂君潘剑锋雷春柳精伟
文献传递
一种高可靠性的先入先出存储器及其实现方法
本发明公开了一种高可靠性的先入先出存储器，包括有存储单元、读地址计数器、写地址计数器和空满标志产生逻辑；所述读地址计数器和写地址计数器分别通过控制信号总线接收属于自身的控制信号，并分别将输出信号输入至所述存储单元；同时该...
涂君柳精伟潘剑锋雷春
文献传递
ATM数据与帧格式转换的电路、方法及传输交换系统及方法
本发明提供了ATM数据转换为AOP帧的电路和AOP帧转换为ATM数据的电路；其中，AOP帧是封装有ATM数据的帧；ATM数据转换为AOP帧的电路包括：ATM信元接收模块、上行接收FIFO、上行组帧模块、上行查找表存储器、...
涂君李振亚项能武谢寿波张耀文雷春潘剑锋柳精伟
文献传递
动态共享存储器存储空间的实现方法
本发明涉及一种动态共享存储器存储空间的实现方法。该方法主要包括：首先，将存储器的存储空间分成若干个存储分块，并为每个存储分块分配对应的地址指针信息，串成存储分块链；然后，在存储数据时，动态为其分配一条由一个或多个存储分块...
潘剑锋涂君柳精伟雷春
文献传递
ATM数据与帧格式转换的电路、方法及传输交换系统及方法
本发明提供了ATM数据转换为AOP帧的电路和AOP帧转换为ATM数据的电路；其中，AOP帧是封装有ATM数据的帧；ATM数据转换为AOP帧的电路包括：ATM信元接收模块、上行接收FIFO、上行组帧模块、上行查找表存储器、...
涂君李振亚项能武谢寿波张耀文雷春潘剑锋柳精伟
文献传递
接口格式转换装置
本发明公开了一种接口格式转换装置，包括：至少一个数据选择器和延迟模块，以及用于控制数据选择器进行端口切换的控制逻辑。数据选择器的一个选择端连接至第一器件数据输出端，另一个选择端通过第一延迟模块连接至第一器件的数据输出端，...
涂君雷春柳精伟潘剑锋
文献传递
全选 清除 导出
共3页<123>
聚类工具0