史鸿声
- 作品数：22 被引量：69H指数：5
- 供职机构：中国电子科技集团公司第三十八研究所更多>>
- 发文基金：国家教育部博士点基金国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术机械工程更多>>
- 雷达信息处理系统现状及发展趋势被引量：3
- 2011年
- 对现代雷达信息处理的任务进行了分析,介绍了雷达信息处理系统的发展现状。结合计算机技术的发展,对基于通用处理器和GPGPU的新型设计方案进行了描述。
- 史鸿声
- 关键词：雷达信息处理通用处理器DSPGPGPU
- HANG基于Leon3的无线网络可信图形处理系统研究被引量：1
- 2009年
- 针对三维图形的无线网络环境下的传输的安全需求,提出一种可信的无线网络图形处理系统.该系统以leon3 SOC为开发平台,结合无线网络、加密认证、图形加速技术,可以较好的解决三维图形数据的安全传输和实时渲染问题.文中对基于AES和MD5算法的安全认证系统和图形加速硬件系统进行了研究与实现.最后对无线网络可信图形处理系统的软硬件性能进行了测试.
- 史鸿声郭立杨毅
- 关键词：无线网络LEON3AES
- 可信嵌入式3D图形系统关键技术的研究
- 在后PC时代，对于嵌入式3D图形加速系统的应用需求日益增长。在嵌入式设备中进行3D图形加速设计的时候，必须考虑到诸如芯片面积、执行性能、功耗、成本等方面的限制。不仅如此，随着网络时代的到来，还需要解决嵌入式设备数掘在网络...
- 史鸿声
- 关键词：嵌入式系统微处理器数据传输
- 一个面向移动设备的可编程顶点处理器的设计被引量：1
- 2010年
- 为了取代传统的功能单一、电路复杂的固定功能的几何单元电路,设计了一个高性能的面向移动设备的可编程顶点处理器(VPU).该处理器采用了定点的4路单指令多数据(SIMD)的运算结构和具备数据旁路功能的流水线结构,并具有一个高精度的特殊函数求值单元.这些结构加快了处理器的运算速度,并有效减少了电路面积.该处理器已经在FPGA平台上实现.实验结果表明,该处理器能够完成几何部分的计算功能,并且允许用户编程实现自定义的变换模型和光照模型,以实现各种特殊效果.
- 杨毅郭立史鸿声季建
- 关键词：3D图形处理SIMDFPGA
- 基于“魂芯一号”的雷达信号处理机设计被引量：13
- 2012年
- 以4片"魂芯一号"国产高性能DSP处理器和FPGA为核心,设计了一种新型通用雷达信号处理机。处理机采用高速链路口实现4片DSP处理器之间的点对点通信,采用Altera公司的高端FPGA芯片作数据预处理和接口协议转换。该处理机具有很高的运算性能和数据交换能力,并具有较好的通用性、可重构性和扩展性。通过运算性能测试,并在信号处理机上实现某数字阵列雷达信号处理,验证了"魂芯一号"的性能和应用价值。
- 史鸿声穆文争刘丽
- 关键词：信号处理机数字阵列雷达快速傅里叶变换
- 一种星载雷达综合数字处理装置
- 本发明公开了一种星载雷达综合数字处理装置，所述装置集成数字收发模块、信号处理模块以及传输控制模块，数字收发模块产生星载雷达线性调频信号，采集雷达回波进行DDC处理后回波数据传输至信号处理模块，信号处理模块根据传输控制模块...
- 张宏财陈留国孙家敬张振宣浩李化雷杜易陈一新邵威邾琳琳孙高俊史鸿声
- 文献传递
- 基于PowerPC的雷达通用处理机设计被引量：15
- 2011年
- 介绍了一种高性能雷达通用处理机,以4片PowerPC高性能通用处理器为核心,采用VPX总线标准,符合通用化、标准化、系列化的要求。处理机采用PowerPC通用处理器和RapidIO高速串行接口,具有较强的处理能力和数据交换能力,较好的通用性、可重构性和扩展性;采用VxWorks实时操作系统和VSIPL数学函数库,提高软件开发效率。最后通过合成孔径雷达(SAR)实时成像处理和性能评估,验证了通用处理器替代DSP作雷达通用处理的可行性。
- 史鸿声
- 关键词：雷达信号处理POWERPC处理器
- 三维解耦转换测量Kalman滤波算法被引量：2
- 2005年
- 基于去偏转换测量Kalman滤波(CMKF),利用对角化和单位化方法求解正交变换,设计了实用的三维空间解耦降维算法。算法复杂度分析和仿真试验结果表明了算法的有效性。
- 林晓君郭立熊志伟史鸿声杨毅
- 关键词：目标跟踪解耦降维
- 国产高性能通用数字信号处理器的DEMO板设计被引量：3
- 2012年
- 为了向用户演示高性能芯片BWDSP100,设计了一款DEMO板。通过该板可以向用户演示芯片的功能、性能等。板卡采用经典FPGA+DSP结构,处理功能强大,控制灵活。在设计过程中,贯彻以用户为中心的设计思想,不仅做到让用户使用方便,还要全面演示芯片。
- 穆文争史鸿声刘丽
- 关键词：DSP
- 一种纹理映射算法的FPGA实现被引量：6
- 2009年
- 提出一种面向嵌入式平台的纹理映射的FPGA实现.对其中的纹理存储单元(Cache)进行了优化设计,采用了基于4×4压缩纹素块的存取方式,充分地利用了像素间的相关性,提高Cache的命中率,减少了对总线带宽的需求.改进了分级细化模型(Mipmaps)中的选层方案,提出基于4×4像素块的选层方法.实验结果表明,渲染质量达到OpenGL ES1.1标准,硬件综合资源少,能够满足嵌入式环境下实时渲染的需求.
- 程龙郭立史鸿声
- 关键词：纹理映射纹理压缩CACHE
